memristor संबंधित विकास शुरू की तीन पहलुओं से फेंग दान, पहले, बाजार की मांग है आईडीसी भविष्यवाणी की है कि 2020 तक दुनिया भर में डेटा की मात्रा 40ZB, डेटा की अत्यधिक मात्रा भंडारण के लिए मांग, तक पहुंच जाएगा उच्च प्रदर्शन कंप्यूटिंग सहित दूसरे हाथ पर, 30 से अधिक अरब गुना एक पीवी आपरेशन भंडारण आवश्यकताओं, साथ ही नेटवर्क अनुप्रयोगों की एक विस्तृत विविधता, भंडारण के लिए मांग, तेजी से होता है। 12306 उदाहरण के लिए, दूसरा वसंत प्रति 1.3 जीबी के आंकड़ों के समवर्ती पहुँच जब हर दिन, बहुत बड़ी स्मृति के लिए मांग , बड़ी डेटा विश्लेषिकी सहित, सभी स्मृति में हैं, और बड़े पैमाने पर कंप्यूटिंग के लिए आवश्यक स्मृति 1,000 गुना अधिक होगी, जिसमें मेमोरी आवश्यकताओं और आपूर्ति में भारी असमानता होगी।
Memristor आरआरएएम डीआरएएम को बदलने की सबसे आशाजनक है
वर्तमान, डेटा भंडारण के लिये संधारित्र के प्रभार से ज्यादा मात्रा में DRAM के लिए, एक पर्याप्त रूप से बड़े संधारित्र अवधारण समय को बढ़ाने के लिए, ताज़ा दर कम करने के लिए, इस प्रकार एक प्रतिबंधित क्षमता और ऊर्जा की खपत के लिए अग्रणी तैयार किया जाना चाहिए, प्रक्रिया प्रौद्योगिकी में गिरावट के लिए मुश्किल है, जबकि सीपीयू प्रदर्शन की विकास दर तेजी से, सर्वर वृद्धि स्मृति क्षमता सीपीयू प्रदर्शन की विकास दर है, जो एक मजबूत स्मृति समस्याओं के रूप में जाना जाता है, और अन्य ऊर्जा मुद्दों की तुलना में बहुत कम है, आगे क्षमता बढ़ जाती है के साथ, आगे रिसाव शक्ति बढ़ाने, 40 स्मृति से ऊर्जा की खपत, ताज़ा से 40 प्रतिशत की DRAM बिजली की खपत का 50%।
ITRS, नोट्स रिपोर्ट, DRAM एक्स-एनएम बंद हो जाएगा तक पहुँचने के बाद, कम scalability 20nm प्रौद्योगिकी नोड्स बनाए रखने के लिए DRAM प्रक्रिया कठिन एक DRAM प्रक्रिया, सीमित scalability के लिए कुछ नैनोमीटर के बाद। दान फेंग ने कहा तुलनित्र शामिल स्मृति सहित कई स्पिन स्थानांतरण,, सबसे विशिष्ट प्रतिनिधि memristor परिवर्तन, सतत अनुसंधान और विकास, वर्तमान RRAM बड़ी क्षमता, कम बिजली की खपत बहुत तेजी के माध्यम से है, इसलिए यह RRAM DRAM के बजाय अगली पीढ़ी माना जाता है एक अच्छा विकल्प
RRAM में, उदाहरण के लिए, भंडारण memristor के साथ क्या करना है, स्मृति धातु ऑक्साइड का मुख्य सिद्धांत, पहला राज्य कम प्रतिरोध राज्य में है, स्मृति प्रवाहकीय तार, उच्च प्रतिबाधा राज्य काट सकता है, और इस आपरेशन अपेक्षाकृत समय है लंबे, बड़े देरी भी इस राज्य, वोल्टेज के साथ साथ एक निश्चित आकार में, एक कम प्रतिरोध इतना है कि यह हो जाता है उच्च प्रतिरोध राज्य से प्रवाहकीय तार राज्य।
RRAM सरणी संरचना, वहाँ दो हैं, एक पार बिंदु संरचना, एक भी ट्रांजिस्टर एक बाधा की संरचना है (1T1R) सरणी है, प्रत्येक चौराहे में एक पहुँच ट्रांजिस्टर, प्रत्येक स्वतंत्र इकाई के एक गेट है, लेकिन इसके नुकसान की आवश्यकता है यह भी बहुत स्पष्ट है, एक 1T1R RRAM की कुल चिप क्षेत्र क्षेत्र ट्रांजिस्टर के कब्जे पर निर्भर करता है, और इसलिए एक कम भंडारण घनत्व। Crossbar बाढ़ संरचना, प्रत्येक स्मृति में एक शब्द भी लाइन (WL) और बिट लाइनों सीधा के स्तर (पर स्थित सेल चौराहे बीएल) की प्रत्येक कोशिका 4F² (एफ तकनीकी सुविधा का आकार) के एक क्षेत्र पर है पर, न्यूनतम मूल्य सैद्धांतिक monolayer सरणी पर पहुंच गया। लाभ एक उच्च भंडारण घनत्व, एक दूसरे का संबंध लाइन में वोल्टेज ड्रॉप की उपस्थिति है और वर्तमान पथ को चुपके, जिसके परिणामस्वरूप कम पढ़ा और लिखने के प्रदर्शन, ऊर्जा की खपत में वृद्धि और हस्तक्षेप जैसे समस्याओं को लिखना इसकी कमियों है, इस श्रेणी के आसपास कई शोध बनाए गए हैं।
सबसे बड़ी खामी है इसकी गंभीर RRAM डिवाइस स्तर परिवर्तनशीलता, संक्रमण राज्य RRAM डिवाइस प्रसार और दोनों दोनों सिरों पर इलेक्ट्रोड से एक वोल्टेज लागू करने के द्वारा संचालित गर्मी के आंदोलन, ऐसी है कि प्रवाहकीय ड्राइविंग बिजली के क्षेत्र में ऑक्सीजन आयन बहाव को नियंत्रित करने के लिए आवश्यक है तार के तीन आयामी उपस्थिति को नियंत्रित करने में मुश्किल, शोर के प्रभाव के साथ, जिसके परिणामस्वरूप डिवाइस-स्तरीय परिवर्तनशीलता हो। डिवाइस-स्तरीय परिवर्तनशीलता विश्वसनीय चिप उत्पादों के निर्माण के लिए महत्वपूर्ण मुद्दा है।
बड़ी क्षमता, कंप्यूटिंग और भंडारण गहराई एक memristor संलयन प्रवृत्ति में
Crossbar RRAM स्मृति क्षमता 1T1R संरचना की तुलना में बड़ा पर RRAM संरचनाओं, एमएलसी के प्रदर्शन की तुलना में एसएलसी उच्च प्रदर्शन, एक RRAM प्रोटोटाइप चिप स्तर की भंडारण क्षमता धीरे-धीरे जीबी विकास के चरण एमबी, प्रौद्योगिकी नोड, एक क्रमिक वृद्धि पढ़ लंबा और पतला और प्रदर्शन लिखें। पढ़ने और लिखने के मामले में विकास और क्षमता पढ़ सकते हैं और देखने के लिए, RRAM विकास के बैंडविड्थ बिंदु लिखने के लिए की तुलना, हालांकि देर से, लेकिन PCRAM की तुलना में भंडारण क्षमता में तेजी से वृद्धि, और एसटीटी-MRAM है, RRAM फायदे से जब बैंडविड्थ। दूसरी ओर, स्मृति के आधार पर पर बाधा neuromorphic कंप्यूटिंग प्रणाली भी Crossbar memristor सरणी विन्यास के साथ विकसित हो रहा है सटीकता में सुधार करने के लिए, त्वरण neuromorphic आम मैट्रिक्स वेक्टर गुणा, एक सिमुलेशन के रूप में गणना की गणना करने के लिए किया जाता है सरणी Crossbar संबोधित करने की जरूरत वोल्टेज ड्रॉप, और डिवाइस बदलाव का कारण बना इंटरकनेक्ट कंडक्टर की विश्वसनीयता, संलयन की गहराई गणना की और संग्रहीत किया जाता है।
डिवाइस परिवर्तनशीलता समस्या, परिवर्तन memristor राज्य सन्निकटन lognormal वितरण की राशि से देखा। इस संबंध में, यह सब स्मृति सरणी प्रतिरोधों परीक्षण करने के लिए आवश्यक है, उनके प्रतिरोध वितरण राज्य सांख्यिकीय परिवर्तनशीलता कानून के माध्यम से प्राप्त की। स्विचिंग मैट्रिक्स वजन या दो की दो पंक्तियों, एक ही समय में, इनपुट और आउटपुट वैक्टर स्विचिंग तत्वों, इस तरह है कि बड़े अन्तर्ग्रथनी वजन इसी प्रतिरोध में छोटे बदलाव होने, जिससे उत्पादन नेटवर्क में परिवर्तनशीलता को कम करने स्मृति बाधा पर मैप किए जाते ।
तंत्रिका नेटवर्क के आकार की गणना अपेक्षाकृत बड़ी है, पारंपरिक दो आयामी सरणी, बहुत आम गणना हो जाएगा ऊर्जा की खपत को बढ़ाने के लिए, तीन आयामी संरचना के बाद, एक ही विमान में एक स्तंभ मोटर है, जो तंत्रिका नेटवर्क के समग्र जन कम कर सकते हैं गणना की जा सकती खपत, और कम देरी से प्राप्त किया जा सकता है। आगे बजट तर्क भी गणना की बदलती जरूरतों को पूरा करने के लिए लागू किया जा सकता है।
ऐ आधारित सबूत के तंत्रिका नेटवर्क कंप्यूटिंग बोझ जब क्षमता नहीं पर्याप्त, बड़ी क्षमता भंडारण स्थान में गणना करके, है मोबाइल डेटा को कम करने, बेहतर प्रदर्शन प्राप्त करने के लिए। वर्तमान में, शिक्षाविदों और उद्योग इसी नमूने में से कुछ की शुरूआत की है है, लेकिन वास्तविक उत्पाद अभी भी अपेक्षाकृत छोटा है। SMIC और माइक्रोइलेक्ट्रॉनिक संस्थान चिप विकसित करने के लिए जनवरी में इस साल अमेरिका कंपनी ने घोषणा की Crossbar चिप 3-डी RRAM ढेर 1TnR SMIC 40nm प्रक्रिया के विकास अधिकारी के साथ अंतरराष्ट्रीय सहयोग की सरणी नमूना, memristor वास्तव में समय की अवधि के माध्यम से जाना है, लेकिन प्रवृत्ति बड़ी क्षमता है
उच्च क्षमता वाले आरआरएएम प्रदर्शन को कैसे अनुकूलित करें?
जबकि रीसेट ReRAM देरी इकाई और एक वोल्टेज मूल्य दोनों के लिए लागू किया उसके समाप्त होता है तेजी से उलटा, आईआर ड्रॉप पहुँच विलंबता काफी वृद्धि हुई किया जाएगा के बाद से लाइन प्रतिरोध और रिसाव वर्तमान आईआर ड्रॉप वोल्टेज चयनित सेल में लागू किया, कम कर देता है, कम करने के लिए लिखने के लिए छोटे रिसाव वर्तमान, लिखने तंत्र आम तौर पर अर्द्ध ऑफसेट। आईआर ड्रॉप में समस्या को कम, सर्किट डिजाइन पर आधारित है बिस (DSGB), Wordline में आईआर ड्रॉप कम कर देता है, रीसेट बहुत कम विलंबता 512 × 8 512 सरणी, खराब-मामला रीसेट देरी, 682 एनएस के लिए 240 एनएस
डबल एंडेड लिखने क्षेत्र विभाजन विधि ड्राइविंग का उपयोग करते हुए, 1024 × 1024 के 8 बिट सरणी लिखने के लिए, तंत्र गंभीर आईआर ड्रॉप DSWD की एक सरणी का उपयोग नहीं करता, रीसेट देरी बढ़ जाती है तेजी से। DSWD तंत्र bitline में आईआर ड्रॉप, कम कर देता है 512 लाइनों से ऊपर की इकाई का वोल्टेज बढ़ाता है, रीसेट देरी को बहुत कम कर देता है
से लाइन bitline पास लिखने चालक एक छोटे से आईआर ड्रॉप है, पहुँच विलंबता छोटा है, लिखने ड्राइवर बहुत अधिक देरी से लाइन का उपयोग
crosbar सरणी अलग लाइनों में विभिन्न देरी के अनुसार, प्रभावी वोल्टेज पूर्वाग्रह पहलू के आधार पर वर्तमान पथ में गति क्षेत्र में बांटा गया है, निकटतम परिधीय सर्किट लिखने वोल्टेज से लक्ष्य सेल का चयन इस के सिवा, तार पर वोल्टेज ड्रॉप, के सुधार लिखने प्रतीक्षा अवधि को कम करने के लिए लागू किया जाता है ; ब्लॉक विकर्ण विभाजन क्षेत्र: क्षेत्र का उपयोग, कम करने इकाई देरी अंतर लिखने विलंबता क्षेत्र को कम करने, न केवल सर्किट के मामले में, टीएलसी के लिए, memristor RRAM एन्कोडिंग विधि के प्रदर्शन में सुधार कर सकते हैं।