Die Halbleiterindustrie Reise zum 10-nm-Prozess ist lang und mühsam gewesen, aber Intel scheint Wege gefunden zu haben, die Vorteile dieses Prozesses zu spielen, und der bevorstehende erste Cannon Lake Notebook-Computer (NB) wird Ergebnisse zeigen. Nach der Veröffentlichung von 14 Nanotechnologie von Intel vor 3 Jahren auf der Konferenz der internationalen elektronischen Komponenten (IEDM), und nach der Präsentation von Cannon Lake NB in CES vor fast einem Jahr, Intel begann zunächst öffentlich zu erklären, die Details der 10 nm-Prozess in IEDM in 2017, Die Ergebnisse der Kapselung 100 Millionen Transistoren in der Fläche von 1 Quadratzentimeter Kornbereich werden behauptet, dass die höchste Dichte CMOS-Transistoren bis heute. Zu Beginn des Jahres, am Technologie-und Herstellungstag, beschrieb Intel die grundlegende Funktion von 10 Nanotechnologie, der Abstand dieser Prozess Flosse ist 34 nm, der Gatter Abstand ist 54 NM, und der minimale Metall Abstand ist 36 nm. Seit 180 nm reduziert Intel die Größe jeder SRAM-Generation um 0,5 Mal, 10 nm bis 0,0312 Quadrat Mikron. Diese Größe ähnelt der Wafer-Anlage für Apple, NVIDIA und Qualcomm (Qualcomm) mit 7 nm Fertigung. Intel bietet weitere Fertigungsschritte, Features und Materialdetails auf dem IEDM. Der 10-nm-Prozess nutzt die 3. Generation 3D-FIN-Type-Transistoren von Intel (FinFET), wenn die Flossen dünner und höher sind, wird die Leistung besser sein, 10 nm Prozess Flosse Breite ist nur 7 nm, die Höhe von 46 Nm (zuvor Intel wurde erwähnt, dass 53 Nm), die Höhe kann mit verschiedenen Anwendungen eingestellt werden, Skalierungsbereich ist 5 Nm. Der Standard 193 Nano-invasive Micro-Film (Immersion Lithografie) Werkzeug des Intel Miniatur-Prozess ist die sogenannte selbst ausrichten vier-Gewicht-Muster (Self-aligned vierfach-Muster; SAQP) um Flossen zu machen, fügt der Prozess vier zusätzliche Schritte, um die Dichte zu erhöhen. Intel reduziert auch die Anzahl der flossen in der Standard-Einheit (Zelle) und bezieht sich auf zwei neue Techniken, um die Dichte zu erhöhen. Die erste ist die Eliminierung des Pseudo-Tores der Grenz aktiven Einheit (Dummy-Gate), das andere ist der aktive Gate-Kontakt (Kontakt-over-Active-Gate, COAG), die direkte Platzierung der Zwischenschicht (via) in den initiativ-Gate-Bereich, der drei zusätzliche Schritte erfordert, Der Einheiten Bereich wird um 10% reduziert. Intels Schätzung zufolge beschleunigte sich die Dichte von Intel von 45 nm auf 22 nm zweimal auf 14 Nm und 10 Nm auf 2,7 Mal höher. Allerdings scheint Intel zu planen, weiter zu beschleunigen, sagte Chris auth, Vice President für Technologie und Manufacturing Group, dass die Korndichte wird 1 Zeit-Fold alle zwei Jahre in der Zukunft zu erhöhen. Da die Flossen reduziert werden und der Widerstand gering ist, wird die Leistung von Intels neuestem Prozess weiter verbessert, vorhergesagt zu 14 Nm, 10 nm Leistung wird um 25% zu erhöhen, und der Stromverbrauch wird um fast die Hälfte reduziert. Aber auf IEDM, sagt Intel 10 nm-Laufwerks Ströme sind 71% höher als NMOS-Transistoren, 35% höher als PMOs. Intel hat nicht gesagt, wenn der erste 10-Nanometer-Prozessor gestartet wurde, sondern dass das erste Familienmitglied, Cannon Lake, könnte in einem Notebook-Computer in 2018 erscheinen.
