No recente Encontro Internacional de Dispositivos Eletrônicos de 2017 (IEDM) em São Francisco, EUA, a Intel revelou detalhes do plano de uso de material de cobalto para algumas das interconectas no nodo do processo 10nm , A Globalfoundries descreve como a empresa fará sua primeira batalha com sua tecnologia de litografia EUV para seu nó de processo de 7nm.
A Intel disse que usará cobalto nas duas camadas inferiores da interligação do nó de 10 nm para alcançar uma mobilidade de elétrons de 5 a 10 vezes melhor e duas vezes mais por resistência. O presidente do Instituto de Pesquisa de Mercado, VLSI Research O presidente-executivo, G. Dan Hutcheson, disse que esta é a primeira vez que os fabricantes de chips têm planos compartilhados para aplicar materiais de cobalto para processar tecnologias que há muito foram consideradas como possíveis candidatos dielétricos.
A Globalfoundries disse anteriormente que o EUV será usado no nó de 7 nm, que introduz uma plataforma totalmente baseada em litografia óptica, imersa para implementar EUVs em níveis específicos para melhorar os tempos de ciclo e eficiências de produção; a empresa Em uma entrevista com a EE Times, Gary Patton, vice-presidente de tecnologia e P & D global, disse que ainda há algumas questões que precisam ser abordadas na EUV, incluindo a tecnologia de detecção e de detecção. A Globalfoundries está atualmente instalando no Fab 8 fab no norte de Nova York As primeiras ferramentas de produção de volume EUV.
Em uma entrevista com o EE Times, Hutcheson disse estar impressionado com o briefing técnico da Intel e da Globalfoundries no IEDM, mas acrescentou que a falta de detalhes técnicos ainda é decepcionante para os tecnólogos de hardcore, mas os fabricantes de chips tipicamente Esperando conservar informações de tecnologia proprietárias: "Essas pessoas não estarão dispostas a desistir de nada". Ele também disse que ambas as empresas demonstraram uma nova tecnologia em melhorias de densidade de transistor lógico, em comparação com a tecnologia de geração anterior pode atingir mais de duas vezes , O que significa que a indústria ainda segue os passos da Lei de Moore.
A Intel e a Globalfoundries lançaram anteriormente a mais recente tecnologia de processo, o nodo de 10 nanômetros da Intel estreou em março usando tecnologia de quadruple padrão (SAQP) auto-alinhada com uma largura de aleta de 7 nm e uma altura de 46 Nano, estrutura de finFET de pitch de 34 nm.
A Globalfoundries, que estreou o processo de 7nm pela primeira vez em setembro usando o SAQP para fabricar barbatanas e metalização dupla, é dito ter uma maior densidade lógica de 2,8 em comparação com o processo de 14nm, as licenças da empresa da Samsung 40% mais alto desempenho e 55% menor potência. Ambos os processos Intel e GlobalFoundries suportam vários limites de tensão.
O material dielétrico acende uma nova guerra
A Intel usará a metalização de contatos com cobalto no nó de 10 nm, o que pode se tornar um recurso diferenciador no campo de batalha dos processos avançados de semicondutores; a Globalfoundries continuará a usar cobre no nó de 7 nm para os últimos nós na indústria de semicondutores / Dielétricos Low-k.
Globalfoundries encarregado de Patton e 7 equipe técnica disse em nanotecnologia proeminente membro entrevista Basanth Jagannathan com EE Times após um briefing IEDM, continuar a usar material dielétrico cobre / low-k é porque ele tem as vantagens de confiabilidade, reduzir a complexidade técnica e boa Risco de taxa: "Ainda há espaço suficiente para a utilização do material de cobre".
Outra característica significativa da tecnologia de processo da GlobalFoundries é o uso de gráficos duplos na metalização de back-end, que Jagannathan explica em seu briefing: "Usar o SAQP pode fornecer uma vantagem de densidade, mas pode prejudicar gravemente a agilidade do cliente". É a tecnologia de fundição ", disse ele:" Há uma necessidade de atender a uma ampla gama de projetos ". Pattom disse à EE Times que o uso contínuo de gráficos duplos no processo de pós-produção não significa que não temos densidade suficiente e nem tudo O espaçamento está preocupado, estamos atingindo um objetivo de densidade de uma maneira algo diferente.
Na IEDM, além de divulgar os detalhes do processo de 10 nanômetros, a Intel também forneceu outro documento que descreve a tecnologia de processo de baixa potência FinFET de 22 nanômetros e impressiona o Hutcheson da VLSI Research, ele disse que o processo é considerado um telefone celular Ideal para aplicações RF - Descreve uma nova tendência em que os operadores de fundição estão "indo para trás" para otimizar os nós de processo mais antigos.
Globaltons Patton no IEDM deste ano também recebeu o Prêmio IEEE Frederik Philips em reconhecimento de sua influência no setor e a liderança do desenvolvimento da tecnologia avançada de microeletrônica para promover realizações colaborativas de pesquisa e desenvolvimento, ele disse que ele foi a primeira vez que participei dos alunos do IEDM E já faz 35 anos.
Compilar: Judith Cheng