Auf dem vor kurzem abgehaltenen International Electron Device Meeting (IEDM) 2017 in San Francisco, USA, enthüllte Intel Details des Plans, Kobaltmaterial für einige der Interconnects am 10-nm-Prozessknoten zu verwenden "Globalfoundries" beschreibt, wie das Unternehmen mit seiner EUV-Lithografietechnologie für seinen 7-nm-Prozessknoten zum ersten Mal kämpfen wird.
Intel sagte, dass es Kobalt auf den unteren zwei Schichten der 10-nm-Knotenverbindung verwenden wird, um eine 5- bis 10-mal bessere Elektronenmobilität und doppelt so viel Durchgangswiderstand zu erreichen Chief Executive G. Dan Hutcheson sagte, dies sei das erste Mal, dass Chiphersteller Pläne zur Anwendung von Kobaltmaterialien auf Prozesstechnologien, die seit langem als potenzielle dielektrische Kandidaten angesehen werden, teilten.
Globalfoundries hat zuvor gesagt, dass EUV an dem 7-nm-Node verwendet wird, der eine voll eingetauchte optische Lithografie-basierte Plattform einführt, die EUVs auf bestimmten Ebenen einführen soll, um Zykluszeiten und Produktionseffizienz zu verbessern In einem Interview mit der EE Times sagte Gary Patton, Vice President für Technologie und globale F & E, dass es noch einige Probleme in der EUV gäbe, einschließlich der Pellicle- und Detektionstechnologie: Globalfoundries installiert derzeit in der Fabrik Fab 8 im Norden von New York Die ersten EUV-Serienproduktionswerkzeuge.
Hutcheson sagte EE Times-Interview, dass er mit Intel und Global technischen Briefings auf der IEDM beeindruckt war, aber auch hinzugefügt, dass die Grundlage der harten technischen Experten oder enttäuschenden Mangel an technischen Details, aber Chip-Hersteller oft will proprietäre technische Informationen behalten: ‚diese Leute nicht bereit sind, etwas zu geben,‘ er sagte auch, die beiden Unternehmen eine neue Technologie unter Beweis gestellt haben die Kristalldichte der Logik, im Vergleich zu der vorherige Generation von Technologie kann mehr als das doppelte zu erhöhen dies bedeutet, dass die Branche noch Moores Gesetz (Moore ‚s Law) Fußstapfen treten.
Intel und Global haben die letzten Prozesstechnologien vorveröffentlichten; Intel 10-nm-Knoten März enthüllt wird, die Selbstkalibrierung unter Verwendung von Quadruple-Mustern (selbstjustierten Strukturierung vervierfachen, SAQP) Technologie ist 7 nm Rippenbreite, Höhe 46 nm, 34 nm FinFET-Struktur Feld.
GLOBAL wird zuerst in dem Nanometer-Verfahren 7 September veröffentlicht, die Verwendung von SAQP Rippen machen, und Strukturieren Metallisierung zu verdoppeln, als Autorisierung von Samsung (Samsung) bekannt, von 14-Nanometer-Herstellungsverfahren im Vergleich mit dem Unternehmen, seine Logikdichte verbesserte 2,8 fold, wird 40% Leistungsverbesserung, Energieverbrauch 55% reduziert. Intel und Herstellungsverfahren sind Global Unterstützung mehrere Spannungsschwelle (multiple Spannungsschwellen).
Dielektrischen Material, einen neuen Krieg zu entzünden
Das Intele Kobalt für Kontaktmetallisierung (Kontaktmetallisierung), kann auf den Eigenschaften des modernen Halbleiterfertigungsprozesses in dem 10 nm-Knoten Schlachtfeld unterschieden werden; 7 nm Global Knoten wird in der Halbleiterindustrie in dem letzten Knoten des Kupfers weiterhin / Low-k-Dielektrika.
Global verantwortlich für Patton und 7 technischen Team sagte in prominentem Mitglied Basanth Jagannathan Interview Nanotechnologie mit EE Times nach einem IEDM Briefing, Kupfer / Low-k-dielektrischen Material ist, weil es hat die Vorteile der Zuverlässigkeit, reduziert die technische Komplexität und gut weiterverwenden Zinsrisiko: "Es gibt noch genügend Platz für die Kupfermaterialnutzung."
Eine weitere signifikante Unterschiede in den Charakteristika Globalprozesstechnologie ist die metallisierte hintere Teil des Double-Patterning; Jagannathan in dieser Präsentation beschrieben, für eine mögliche Verwendung SAQP Dichte Vorteil, aber Kunden verlassen sich auf die Flexibilität der schweren Beeinträchtigung ‚bieten wir. eine Gießereitechnik ‚sagte er:‘ die Notwendigkeit zu einer Vielzahl von Design ‚Pattom auf der EE Times die weitere Verwendung von Doppelstrukturierung in BEOL sagt,‘ gerecht zu werden bedeutet nicht, dass wir genug nicht dicht sind, und nicht alles. Abstand über, wir eine anderer etwas anderer Ansatz sind die Dichte Ziel‘zu erreichen.
Auf der IEDM zeigte Intel, dass zusätzlich zu 10-Nanometer-Details Herstellungsprozess stellt auch ein weiteres Papier Low-Power 22-Nanometer-FinFET-Prozesstechnologie Zahlen, sondern auch auf Hutcheson VLSI Research war beeindruckt einführt, als ── er sagte, dass dieser Prozess Telefon Anwendung von RF und idealer Wahl ── einen neuen Trend illustriert die Gießereiindustrie hetzen zu ‚gehen‘, das beste aus dem älteren Prozessknoten.
Auf der diesjährigen IEDM erhielt Globaltons Patton den IEEE Frederik Philips Award in Anerkennung seines Einflusses auf die Industrie und die Führung der Entwicklung fortschrittlicher Mikroelektronik-Technologie zur Förderung gemeinsamer Forschungs- und Entwicklungsleistungen, er sei das erste Mal, dass ich an den IEDM-Studenten teilgenommen habe vor und es ist bereits 35 Jahre.
Kompilieren: Judith Cheng