Lors du récent International Electron Device Meeting (IEDM) qui s'est tenu à San Francisco (États-Unis) en 2017, Intel a dévoilé les détails du projet d'utilisation de cobalt pour certaines des interconnexions du nœud de processus de 10 nm. , Globalfoundries décrit comment l'entreprise va faire sa première bataille avec sa technologie de lithographie EUV pour son nœud de processus 7nm.
Intel a déclaré qu'il utilisera du cobalt sur les deux couches inférieures de l'interconnexion de nœuds de 10 nm pour atteindre une mobilité d'électrons de 5 à 10 fois supérieure et deux fois plus par résistance. Le chef de la direction, G. Dan Hutcheson, a déclaré que c'était la première fois que les fabricants de puces partageaient leurs plans pour appliquer des matériaux au cobalt pour traiter des technologies qui ont longtemps été considérées comme des candidats potentiels pour le diélectrique.
GLOBALFOUNDRIES dit précédemment, il utiliserait noeud EUV 7 nm, la société a introduit une plate-forme à base de photolithographie, complètement immersion, mais est destinée à être introduite dans l'EUV Dans un certain niveau, afin d'améliorer le temps de cycle et de l'efficacité de fabrication, la société PDG de la technologie et Gary Patton, vice-président de la recherche et le développement mondial dans une interview avec EE Times, EUV il y a encore des problèmes à résoudre, y compris le masque film protecteur (pelliculaire) et de la technologie de détection. GLOBALFOUNDRIES actuellement installé dans Fab 8 fab dans l'État de New York le premier ensemble de l'outil de production EUV.
Dans une interview avec le EE Times, Hutcheson a dit qu'il était impressionné par l'exposé technique d'Intel et de Globalfoundries sur l'IEDM, mais a ajouté que le manque de détails techniques est toujours décevant pour les technologues de base, mais les fabricants de puces Espérant conserver l'information technologique exclusive: "Ces gens ne seront pas prêts à abandonner quoi que ce soit." Il a également déclaré que les deux entreprises ont démontré une nouvelle technologie dans les améliorations de densité de transistor logique, comparativement à la technologie de génération précédente peut atteindre plus de deux fois , Ce qui signifie que l'industrie suit toujours les traces de la loi de Moore.
Intel et Global Foundries ont déjà publié la dernière technologie de traitement: le nœud 10 nanomètres d'Intel a débuté en mars en utilisant la technologie SAQP (auto-aligned quadruple patterning) avec une largeur d'aileron de 7 nm et une hauteur de 46 Nano, structure FinFET à pas de 34 nm.
Globalfoundries, qui a débuté le processus 7nm pour la première fois en septembre en utilisant SAQP pour fabriquer des ailettes et doubler la métallisation, aurait une densité logique augmentée de 2,8 comparé au processus de 14nm que l'entreprise a obtenu de Samsung Performances supérieures de 40% et puissance réduite de 55% Les processus Intel et Global Foundries prennent en charge plusieurs seuils de tension.
Le matériel diélectrique enflamme la nouvelle guerre
Le cobalt Intel pour la métallisation de contact (métallisation de contact), peuvent être différenciés selon les caractéristiques du procédé de fabrication de semi-conducteurs dans le champ de bataille de noeud 10 nm, GLOBALFOUNDRIES noeud 7 nm continuera dans l'industrie des semi-conducteurs dans les derniers nœuds de cuivre / Diélectriques à faible k.
GLOBALFOUNDRIES en charge de Patton et 7 équipe technique a déclaré en nanotechnologie membre éminent Basanth entretien Jagannathan avec EE Times après une séance d'information IEDM, continuer à utiliser un matériau diélectrique cuivre / faible k est parce qu'il a les avantages de la fiabilité, de réduire la complexité technique et bon Risque de taux: «Il y a encore beaucoup de place pour l'utilisation de matériaux en cuivre.
Une autre différence significative dans les caractéristiques de la technologie de processus GLOBALFOUNDRIES, est la partie arrière métallisées double patterning, Jagannathan dans cette présentation sont décrits, pour avantage de densité possible utilisation de SAQP, mais les clients se fient la flexibilité d'un préjudice grave « que nous offrons. une technologie de fonderie, dit-il: «la nécessité de répondre à une variété de modèles de la Pattom sur l'EE Times l'utilisation continue de la double-patterning dans BEOL,« ne veut pas dire que nous ne sommes pas assez denses, et pas tout. A propos de l'espacement, nous sommes une autre approche quelque peu différente pour atteindre l'objectif de densité ».
Sur l'IEDM, Intel a révélé qu'en plus des détails du processus de fabrication 10 nanomètre, fournit également un autre article présente les numéros de technologie de faible puissance processus FinFET 22-nanomètre, mais aussi à Hutcheson VLSI Research a été impressionné, il a dit que ce processus est considéré comme téléphone ── application de RF et le choix idéal ── illustrent une nouvelle tendance est l'industrie de la fonderie se précipitent pour « revenir en arrière », le meilleur du nœud de processus plus.
GLOBALFOUNDRIES de Patton à IEDM a également reçu le prix Frederik IEEE Philips de cette année, en reconnaissance de son influence sur l'industrie ainsi que les réalisations dans le développement de la technologie microélectronique de pointe, de promouvoir la coopération dans les programmes de recherche et de développement, il a dit que la première fois qu'il était étudiant IEDM Et c'était il y a déjà 35 ans.
Compiler: Judith Cheng