Согласно DRAMeXchange, научно-исследовательскому институту хранения полупроводников, импульс поставок SSD по-прежнему является высококлассным сегодня, особенно на рынке SSD для потребителей, где ожидается, что его темп роста продолжится до 2020 года (рисунок 1 ).
Рисунок 1 Статистика и оценки поставок SSD
Источник: DRAMeXchange (2017)
Интерфейс SSD продолжает развивать масштабируемость PCIe по сравнению с SATA
Поддержка физического интерфейса SSD - это, в основном, Serial Advanced Technology Attachment (SATA) и Peripheral Component Interconnect Express (PCIe), который SATA Gen3 является самым популярным интерфейсом передачи SSD на рынке, теоретической пропускной способностью передачи 6 Гбит / с. За последние несколько лет пропускная способность передачи данных SATA Gen3 по сравнению с традиционным жестким диском имеет очевидные преимущества, что объясняет рыночную долю SSD с каждым годом.
В то же время процесс разработки NAND Flash и связанные с ним технологии также развиваются, стандарт интерфейса NAND Flash и интерфейса управления передачей от предыдущего режима Legacy до текущей скорости Toggle 2.0 / ONFI 4.0 значительно улучшился, что делает прошлое SATA Gen3, самый популярный за несколько лет, теоретическая пропускная способность стала основным узким местом в разработке SSD, PCIe SSD также воспользовался ростом.
В PCIe Gen3 его теоретическая пропускная способность может достигать 8 Гбит / с (1-полосная), кроме того, интерфейс PCIe обеспечивает отличную масштабируемость, теоретическая пропускная способность передачи будет умножена на количество интерфейсов PCIe Lane (Lane) Может быть увеличен с 1-полосной до 16-полосной полосы, можно сказать, что пропускная способность передачи данных SATA не в том же классе.
В дополнение к вышеупомянутой эволюции поддержки физического интерфейса, протокол передачи между SSD и хостом также изменяется от более раннего расширенного интерфейса хост-контроллера (AHCI), разработанного для устройств SATA, к Non -Volatile Memory Express (NVMe), таблица 1 кратковременно контрастирует с основными различиями между AHCI и NVMe.
Другими словами, транспортный протокол NVMe после эволюции интерфейса PCIe еще раз освободил потенциал SSD в качестве устройства хранения данных с NAND Flash, чтобы подтолкнуть SSD к следующему поколению. С популярностью транспортного протокола NVMe на рынке SSD , Потребительские SSD-накопители PCIe, как ожидается, достигнут около 50% рынка в 2018 году.
На потребительском рынке SSD существует несколько ключевых факторов, которые могут напрямую влиять на показатели продаж продукции.
цена
Вообще говоря, NAND Flash является самым дорогим компонентом всего SSD. С конфигурациями SSD разных производителей стоимость NAND Flash может достигать 80% ~ 95% от общей стоимости материала (спецификации) SSD.
Тем не менее, NAND Flash является основной конфигурацией хранилища для SSD и является неотъемлемой частью этой стратегии, поэтому это способ сэкономить деньги и снизить затраты за счет удаления ненужных компонентов с других твердотельных накопителей.
И все производители сначала думают, что объектом удаления будет динамическая оперативная память (Dynamic Random Access Memory, DRAM), грубая точка зрения, чип DRAM 4Gb, который составляет от 3 до 4 долларов. Очевидно, что если DRAM Может быть удален за пределы спецификации SSD, что может быть весьма значительным для стоимости и цены SSD.
Потребляемая мощность
Рассеяние мощности - еще одно большое соображение для производителей SSD, особенно для твердотельных накопителей, ориентированных на OEM-производителей ПК, на которые обычно приходится от 5% до 10% портативного устройства % Потребляемая мощность.
Если SSD могут снизить потребление энергии, они могут оставить общий бюджет мощности остальным компонентам и продлить срок службы портативных устройств.
надежность
SSD как пользовательское устройство хранения данных, надежность данных неизбежно является основным соображением пользователя. Несмотря на то, что сегодняшняя технология обнаружения ошибок и исправления ошибок все чаще развивается, но если потеря мощности, удаленная из DRAM, Вы также можете уменьшить вероятность потери данных пользователем или искажений.
производительность
Несмотря на то, что все вышеприведенные соображения являются важным фактором для производителей и пользователей SSD, производительность все еще сильно зависит от желания потребителей покупать SSD. Если SSD не имеет DRAM для работы в качестве кеша, его производительность неизбежно будет существенно затронута , Поэтому SSD на DRAM-Less сегодня не пользуются популярностью на рынке PCIe SSD, и сегодня потребители, покупающие SSD PCIe, в основном нуждаются в высокоскоростном доступе и снижают общую производительность DRAM для твердотельных накопителей Вместо этого он обесценивается.
HMB повышает производительность SSD DRAM-Less
К счастью, NVMe Association также наблюдала эту тенденцию на потребительском рынке SSD за счет разработки функции буфера памяти (HMB) в спецификации NVMe v1.2, предложенной в 2014 году, для улучшения общей производительности SSD DRAM-Less и ожидания потребителя Решение SSD уровня может дополнительно достичь баланса между ценой и производительностью.
Буфер памяти хоста, как следует из названия, предоставляет механизм для хоста использовать ресурсы памяти, которые в настоящее время не нужны, и предоставлять их SSD через протокол NVMe. В результате SSD DRAM-Less может использоваться сам по себе И DRAM не настроен на получение дополнительных ресурсов DRAM для повышения производительности в качестве кеша. Когда SSD получает ресурсы HMB, сконфигурированные Host в конкретной ситуации, контроллер SSD помещает эту информацию в эту область Объективно говоря, это определяется прошивкой, встроенной в каждый SSD-контроллер.
Однако, принимая во внимание фактический статус продуктов SSD в прошлом, таблица логического перехода к физическому адресу (таблица сопоставления L2P) является наиболее вероятной системной информацией, которая должна быть помещена в HMB.
Проще говоря, таблица сопоставления L2P записывает отношение отображения между позицией логической страницы (страницы) и физической (физической) позицией страницы. Должен ли SSD считываться или записываться, Необходимо будет получить доступ к определенному количеству информации о L2P Mapping, поэтому размещение таблицы сопоставления L2P в HMB сократило время доступа для повышения скорости доступа к SSD, на первый взгляд кажется вполне разумным.
Как можно повлиять на производительность DRAM-Less SSD после внедрения фактического дизайна HMB? Ниже приведен пример того, как упрощенная вычислительная модель может влиять на производительность DRD-Less SSD (4-канальный SSD без конфигурации DRAM + транспортный интерфейс: PCIe Gen3 2-полосная + 3D NAND Flash), исходя из общих тенденций производительности.
Чтобы иметь возможность просто показать разницу в производительности после запуска HMB, мы сначала предполагаем, что размер HMB, который SSD может получить от Хоста, фиксирован на 128 МБ и не может быть восстановлен. Из рисунка 2 мы можем ясно видеть, что в последовательном чтении и записи С учетом характера HMB по-прежнему остается энергозависимой памятью, используемой для хранения пользователя для чтения и записи данных, доля пространства обычно не слишком высока, подавляющее большинство, как и Storage L2P Mapping Table cache (реализация будет отличаться в зависимости от дизайна различных производителей SSD).
Рисунок 2 Включите последовательное сравнение производительности чтения и записи HMB
Общая производительность не так просто улучшить дизайн HMB имеет тайну
Вообще говоря, время чтения данных из ОЗУ намного меньше времени, необходимого для чтения данных из NAND Flash (ns vs. us), поэтому, если алгоритм может быть спроектирован и продвинут с использованием соответствующего алгоритма, таблица отображения L2P Скорость удара (скорость удара), в какой-то степени улучшит общую производительность.
В последовательных операциях чтения и записи, поскольку данные, считанные и записанные пользователем, непрерывны, логическая связь между физическим уровнем и физическим уровнем также будет постоянно распределяться. Поэтому таблицу сопоставления L2P не нужно часто перечитывать из NAND Flash Пойманный внутри HMB.
Другими словами, для последовательных операций чтения и записи, поскольку скорость попадания таблицы сопоставления L2P должна быть очень высокой, существует очень низкая вероятность повторной выборки таблицы сопоставления L2P. Поэтому, даже если таблица сопоставления L2P имеет меньшую стоимость в зависимости от встроенной стоимости контроллера Статической памяти произвольного доступа (SRAM) для хранения небольшого количества таблицы сопоставления L2P достаточно, поэтому HMB может хранить больше таблицы, общая производительность не окажет существенного влияния.
Когда пользователь выполняет произвольное считывание, следующее местоположение данных, которое должно быть обработано, непредсказуемо для контроллера SSD, что означает, что скорость попадания небольшого количества таблиц отображения L2P, временно сохраненных в SRAM, меньше, чем Последовательное чтение и запись будут значительно сокращены.
В этом случае производительность произвольного доступа может быть значительно улучшена, если дополнительные таблицы L2C-сопоставления могут быть получены для дополнительных таблиц сопоставления L2P для увеличения скорости удара и, таким образом, для подавления частоты повторной выборки информации из NAND Flash.
Благодаря этой легко вычислительной модели улучшения производительности на базе HMB могут достигать 40% даже для случайных чтений на всем полном диске. В дополнение к этому, еще одна тенденция, которую мы можем наблюдать, - это : Повышение производительности, вызванное HMB, будет более выраженным по мере увеличения общей емкости SSD (рисунок 3).
Рисунок 3 до и после включения сравнения производительности HKB 4KB
Это связано с тем, что, когда пользователь выполняет произвольное считывание, если тестовые данные достаточны, чем больше емкость SSD DRAM-Less, тем ниже Hit Hit будет храниться в таблице сопоставления кеша в той же конфигурации размера SRAM На этом этапе, если ресурсы HMB, выпущенные хостом на SSD, могут быть получены, производительность HMB с соответствующей архитектурой Flash Translation Layer (FTL) может быть значительно улучшена.
Тенденция улучшения производительности случайной записи данных 4 КБ с помощью HMB в рамках той же модели оценки SSD DRAM-Less показана на рисунке 4. Поведение записи более сложное для контроллера SSD, чем чтение ,
Рисунок 4 до и после включения HMB 4KB случайного сравнения производительности записи
Помимо чтения таблицы сопоставления L2P при записи данных, прошивка контроллера должна изменить содержимое таблицы сопоставления L2P (необходимо соответствующим образом изменить таблицу логического физического сопоставления) и сохранить ее обратно в NAND Flash Внутри, чтобы завершить все действия записи данных.
Если для хранения таблицы сопоставления L2P недостаточно места для хранения, контроллер должен будет чаще обращаться к блоку флэш-памяти NAND, чтобы получить информацию о таблице отображения L2P, которая будет записана в случае случайной записи.
Кроме того, для записи данных в каждую NAND-флэш-память обычно требуется намного больше времени, чем время, затрачиваемое на чтение данных (мс против нас), поэтому, если SSD не настроен для DRAM в качестве кеша, производительность случайной записи Будет сильно затронуто.
Если SSD DRAM-Less предназначены для поддержки HMB, который, в свою очередь, получает дополнительные ресурсы DRAM от хоста, это может принести еще более значительные преимущества.
Используя ту же модель оценки, SSD DRAM-Less поддерживают механизм HMB для случайного тестирования записи всей области хранения SSD, что приводит к увеличению производительности до 4x - 5x.
Размер HMB влияет на производительность чтения и записи. Конструкция SSD должна быть более полной.
Тенденции производительности DRAM-Less SSD, описанные выше, основаны на предположении, что конец устройства может продолжать получать фиксированную выделенную память 128 МБ от конечного узла.
Однако фактический размер HMB динамически распределяется Хостом в соответствии с текущим использованием SSD и требованием SSD. Если размер ресурса памяти, который Хост может предоставить в настоящее время, не удовлетворяет требованию SSD, SSD не Использовать этот кусок HMB.
Поэтому при разработке прошивки контроллера DRAM-Less SSD лучше всего рассмотреть более одного размера HMB, чтобы улучшить работу пользователя с помощью HMB.
На основе одной и той же модели оценки на рисунке 5 показан результат 4KB случайного чтения / записи, когда размер HMB равен 0 (без HMB) до 1024 МБ.
Рисунок 5 Различные размеры блока HMB для 4KB случайных операций чтения и записи
Мы можем заметить, что в то время как общий тренд производительности лучше с увеличением размера HMB, производительность SSD начинает насыщаться, когда доступно достаточно ресурсов HMB, потому что, когда доступно достаточно HMB , SSD-контроллер может поместить всю необходимую системную информацию (включая таблицу отображения L2P) для чтения и записи в HMB.
В результате производительность SSD DRAM-Less можно рассматривать как результат оптимизации (теоретически эквивалентный SSD, которые изначально настроены с одинаковыми ресурсами DRAM.) Поэтому, когда производители контроллеров SSD разрабатывают архитектуры прошивки, им необходимо рассмотреть, что Системная структура данных позволяет SSD DRAM-Less максимально быстро достичь точки насыщения.
Другими словами, как создать набор структур данных данных HMB в SSD DRAM-Less для поддержки структур данных данных HMB, принимая во внимание скорость доступа и потребление ресурсов памяти и даже специально оптимизируя размеры HMB, которые легче распределить на SSD с точки статистической вероятности Ситуация стала производителем контроллеров SSD в предстоящих дебатах о линейке продуктов PCIe DRAM-Less SSD победителя.
Хотя повышение производительности, безусловно, должно было сделать HMB, говоря о производительности, нам нужно вернуться и сосредоточиться на самом основном требовании для всего хранилища: Data Integrity.
Давайте подумаем над вопросом: для SSD-контроллеров это 100% полностью доверяет всей информации, которая существует в HMB? В идеальной ситуации ответ да, при фактическом использовании мы по-прежнему рекомендуем нам сопоставлять Достаточно прочный механизм безопасности.
Когда SSD DRAM-Less назначается ресурсу HMB, какая информация хранится в HMB? Фактически, ответ на этот вопрос зависит от дизайна прошивки каждого SSD-контроллера, но буфер данных Буферы данных, таблицы отображения L2P или системная информация, необходимая остальным контроллерам, являются всеми возможными вариантами.
Некоторая часть этой информации важна или не перестраивается для SSD-контроллера, поэтому, когда NVMe вводит HMB, требуется, чтобы SSD-контроллер поддерживаемого HMB мог гарантировать данные в SSD, не ожидая отключения функции HMB Целостность
Кроме того, неожиданный или даже незаконный доступ на стороне хоста или искажение в передаче данных может повлиять на информацию, хранящуюся в HMB. Как обеспечить целостность данных, хранящихся в HMB, стала PCIe DRAM- Меньше SSD - тема.
Обеспечение целостности передачи данных SSD Механизм E2EDPP выделяется
Ожидается, что на рынке SSD будут реализованы возможности обеспечения целостности данных при перемещении между хостом и устройством. E2EDPP (Защита пути конечных данных) 6) является довольно популярным набором механизмов для этой цели. Когда данные считываются или записываются, его путь проходит через разные сайты, включая Host → PCIe IP → Процессор → Буфер данных → Защитный движок → Flash IP → NAND Flash, путь чтения обратный.
Рисунок 6 Защита сквозного пути передачи данных (включая путь данных HMB)
Основная цель этого механизма защиты в дополнение к обеспечению передачи данных защищена, если перемещение данных контроллера RAM происходит с помощью Soft Error, общий дизайн также имеет возможность отладки, чтобы избежать неправильных данных, отправленных на хост.
Теперь, когда SSD DRAM-Less могут хранить определенную информацию на хосте, поддерживая функцию HMB, механизм E2EDPP также должен быть расширен для обеспечения двусторонней передачи данных HMB между хостом и устройством одновременно.
Как обеспечить целостность данных на пути передачи информации HMB и посмотреть дизайн каждого производителя контроллера SSD. Одной из простых концепций является добавление данных HMB с контролем четности или циклическим Проверка избыточности, CRC) используется для определения наличия ошибок в данных. После завершения теста контроллер немедленно выполняет обработку ошибок.
С другой стороны, поскольку данные HMB хранятся в ОЗУ на стороне хоста, хотя спецификация NVMe явно требует, чтобы этот блок был доступен только для SSD во время запуска HMB, любая неправильная работа или даже вредоносный доступ, который возникает на стороне хоста, Можно получить информацию, хранящуюся в памяти HMB, и даже влиять на пользователя в соответствии с полученной информацией. Поэтому информация HMB, которая должна быть записана на хост, может быть дополнительно зашифрована, а затем передана сначала, и когда сторона устройства считывает информацию HMB, Расшифровывайте и проверяйте данные перед их использованием (рисунок 7).
Рисунок 7 Диаграмма механизма отладки сообщений и шифрования и дешифрования HMB
Я верю в проблемы целостности и безопасности данных HMB, у разных производителей контроллеров SSD существует широкий спектр практик, подход которых является лучшим решением, в настоящее время не может быть неопровержимым, но он определен При использовании HMB для повышения производительности SSD DRAM-Less, общий дизайн системы по-прежнему требует усиления механизма защиты данных для обеспечения правильности пользовательских данных, поэтому у HMB есть хорошие шансы на продвижение DRAM-Less SSD на следующий Область