با توجه به DRAMeXchange، یک موسسه تحقیقاتی برای ذخیره سازی نیمه هادی ها، محموله های SSD هنوز هم امروزه بالاست، به خصوص در بازار SSD مصرف کننده، که انتظار می رود که روند رشد آن تا سال 2020 ادامه یابد (شکل 1 )
شکل 1 آمار و تخمین های محموله های SSD
منبع: DRAMeXchange (2017)
رابط کاربری SSD همچنان به مقیاس پذیری PCIe در مورد SATA می پردازد
SSD پشتیبانی از رابط فیزیکی عمدتا سریال فن آوری پیشرفته فایل پیوست (SATA) و اتصال محیطی کامپوننت اکسپرس (PCIe) دو نوع است. SATA GEN3 در میان محبوب ترین در بازار SSD رابط انتقال جریان، پهنای باند نظری آن 6GT / s است. در گذشته سال، SATA GEN3 پهنای باند انتقال داده، در مقایسه با هارد دیسک های معمولی دارای مزایای آشکار، ترویج سهم بازار SSD افزایش سال به سال.
در همان زمان، فرآیند NAND فلش از هنر مرتبط نیز همچنان به تکامل، رابط استاندارد انتقال و کنترل NAND فلش، میراث حالت از گذشته تا به امروز تعویض 2.0 ONFI 4.0 است / سرعت بسیار تا حد زیادی بهبود یافته است، به طوری که آخرین چند سال محبوب ترین SATA GEN3، پهنای باند نظری آن اما تبدیل به یک تنگنا بزرگ در توسعه SSD، SSD های PCIe همچنین با استفاده از حال افزایش است.
در های PCIe GEN3، پهنای باند نظری خود را تا 8GT / s و (1 خط)، علاوه بر این، فراهم می کند رابط های PCIe مقیاس پذیری عالی، پهنای باند انتقال نظری تعداد کانال (کوچه) ضرب رابط های PCIe حاضر است از 1-خط را می توان به 16 خط گسترش تا، در پهنای باند انتقال نمی توان گفت به یک و همان درجه از SATA.
علاوه بر رابط فیزیکی برای حمایت تکامل، پروتکل حمل و نقل بین SSD و مادربرد (میزبان)، همچنین در پاسخ به توسعه سریع NAND فلش از پیش از آن به دستگاه SATA و توسعه پیشرفته رابط کنترل میزبان (AHCI)، به تدریج غیر -Volatile حافظه اکسپرس (NVMe در)، جدول 1 به سادگی کنترل تفاوت اصلی AHCI در مقابل NVMe در.
به عبارت دیگر، NVMe در پروتکل حمل و نقل زیر تکامل رابط های PCIe، دوباره آزادی NAND فلش SSD با این به عنوان یک دستگاه رسانه های ذخیره سازی بالقوه، SSD را به نسل بعدی. با محبوبیت پروتکل حمل و نقل های NVMe در بازار SSD از ، SSD های PCIe مصرف کننده انتظار می رود برای رسیدن به 50 درصد از سهم بازار در سال 2018.
در مصرف کننده بازار SSD، چندین عامل مهم که به طور مستقیم می توانید خرید و فروش محصولات دیجیتال تاثیر بگذارد.
قیمت
به طور کلی، NAND فلش SSD طیف در میان گران ترین اجزای از فروشندگان مختلف با پیکربندی SSD است، NAND فلش SSD می تواند هزینه های کلی از هزینه مواد (بیل از مواد، BOM) از 80٪ تا 95٪ به دست آورد.
با این حال، NAND فلش SSD پیکربندی ذخیره سازی اصلی است ضروری است. بنابراین، برای صرفه جویی در هزینه به منظور کاهش قیمت، برای حذف اجزای غیر ضروری از SSD دیگر این است که یک روش.
و همه تولید کنندگان اول فکر می کنند که هدف از حذف خواهد شد حافظه پویا دسترسی تصادفی (حافظه پویا دسترسی تصادفی، DRAM)، نقطه نظر خشن، تراشه 4Gb DRAM است که حدود 3 تا 4 دلار است. واضح است که اگر DRAM می تواند فراتر از BOM SSD حذف شود، که می تواند برای هزینه و قیمت SSD بسیار قابل توجه باشد.
مصرف برق
اتلاف انرژی یکی دیگر از مسائل مهم برای سازندگان SSD است، به خصوص برای SSD هایی که OEM های PC را هدف قرار می دهند، که معمولا حدود 5 تا 10 درصد از یک دستگاه قابل حمل را تشکیل می دهند ٪ از مصرف برق
اگر SSD ها می توانند مصرف برق را کاهش دهند، می توانند کل بودجه برق را به بقیه اجزای موجود برسانند و عمر باتری دستگاه های قابل حمل را افزایش دهند.
قابلیت اطمینان
SSD به عنوان دستگاه ذخیره سازی کاربر، اطمینان از داده ها محتمل به نظر کاربر اولیه است. اگرچه امروزه روش های تشخیص خطا و اصلاح خطا به طور فزاینده ای توسعه یافته است، اما اگر از دست دادن قدرت که از DRAM حذف می شود، شما همچنین می توانید احتمال از دست دادن داده ها یا اعوجاج کاربر را کاهش دهید.
عملکرد
حتی اگر تمام عوامل فوق تولید کنندگان SSD عمده و کاربران در نظر گرفته، عملکرد تاثیر قوی بر تمایل مصرف کنندگان به خرید SSD باقی مانده است. اگر یک SSD به عنوان یک کش DRAM (حافظه پنهان) استفاده نمی آیند، عملکرد آن موظف است به قابل توجهی تاثیر همین دلیل است که DRAM-کمتر SSD در حال حاضر محبوب در بازار دلایل SSD های PCIe است. امروز از PCIe SSD محصولات خرید، مصرف کنندگان به طور عمده نیاز به سرعت بالا سرعت دسترسی، و حذف عملکرد کلی DRAM SSD به می گویند اما تخفیف دارد.
بهبود عملکرد HMB قدرت DRAM-کمتر SSD
خوشبختانه، انجمن های NVMe نیز مشاهده این روند در بازار SSD مصرف کننده، یک میزبان حافظه بافر (HMB) این تابع استفاده می شود به منظور افزایش عملکرد کلی از خصوصیات v1.2 برای DRAM-کمتر SSD های NVMe 2014 رو به جلو در میان انتظارات مصرف کنندگان قرار داده سطح راه حل SSD می تواند بیشتر به تعادل بین قیمت و عملکرد برسد.
میزبان حافظه بافر، است که، به عنوان نام نشان یک مکانیسم برای میزبان (میزبان) فراهم می کند حال حاضر نمی تواند نیاز به استفاده از منابع حافظه، و از طریق NVMe در پروتکل فراهم می کند برای استفاده از SSD. در نتیجه، DRAM-کمتر SSD می تواند به خودی خود در مورد DRAM و پیکربندی نشده است برای به دست آوردن منابع اضافی به عنوان حافظه نهان DRAM به منظور بهبود عملکرد. زمانی که در زمینه های خاص، HMB SSD از منابع اضافی پیکربندی میزبان، کنترل SSD (کنترل) که اطلاعات را در این منطقه قرار داده در درون آن؟ عینی صحبت کردن، این است که توسط مختلف ساخته شده در SSD سیستم عامل کنترل تعیین می شود.
با این حال، با توجه به اجرای محصولات SSD در وضعیت گذشته، منطقی به فیزیکی جدول ترجمه آدرس (L2P نقشه برداری جدول) است به احتمال زیاد به در اطلاعات سیستم HMB قرار می گیرد.
به عبارت ساده، L2P نقشه برداری جدول برای ثبت سطح منطقی (منطقی) صفحه (صفحه) بین موقعیت تصویر و سطح فیزیکی (بدنی) موقعیت صفحه (نقشه برداری) رابطه باید بدون در نظر گرفتن SSD انجام خواندن و نوشتن، L2P نقشه برداری نیاز به دسترسی به مقدار مشخصی از اطلاعات، به طوری که نقشه برداری جدول L2P به HMB کاهش زمان دسترسی به بهبود دسترسی سرعت SSD در نگاه اول به نظر می رسد کاملا معقول.
؟ از PCIe GEN3 2 خط + 3D: HMB پس از طراحی واقعی معرفی شده است، عملکرد DRAM-کمتر SSD ممکن است توسط چگونه آن را به مدل از طریق ساده (بدون کانال 4 SSD کنترل پیکربندی + رابط انتقال DRAM محاسبه تحت تاثیر قرار NAND فلش) حاصل از روند عملکرد کلی است.
به منظور نشان اثر می تواند به سادگی از تفاوت ناشی از HMB را باز کرد، فرض ما می توانیم از میزبان به اندازه SSD HMB ثابت است و خواهد شد به 128MB بهبود نیافته است. شکل 2 ما به وضوح می توانید در خواندن پی در پی دیده می شود و ارسال با توجه به ماهیت HMB هنوز حافظه بی ثبات است که برای ذخیره سازی کاربر برای خواندن و نوشتن داده ها استفاده می شود، نسبت فضای معمولا بیش از حد بالا نیست، اکثریت قریب به آن ذخیره سازی L2P Mapping Table Cache (پیاده سازی با طراحی انواع فروشندگان SSD متفاوت خواهد بود).
شکل 2 فعال کردن HMB ترتیبی خواندن و نوشتن مقایسه عملکرد
عملکرد کلی آسان برای بهبود طراحی HMB است رمز و راز است
به طور کلی، داده ها از حافظه RAM در زمان خواندن، بسیار کمتر از باشد. (ns در مقابل ما) خواندن داده ها از NAND فلش در داخل، به طوری که اگر از طریق الگوریتم های مناسب به منظور افزایش طراحی، که در L2P نقشه برداری جدول HMB ذخیره شده نرخ (نرخ ضربه) ضربه، قادر به بهبود عملکرد کلی تا حدی خواهد بود.
در این عملیات خواندن پی در پی، از اطلاعات کاربران خواندن و نوشتن مداوم، سطح منطقی است - سطح رابطه نقشه برداری فیزیکی توزیع پیوسته ارائه، بنابراین L2P نقشه برداری جدول نیازی به به طور مرتب از فلش NAND ریستارت HMB آنها به درون.
به عبارت دیگر، خواندن پی در پی و نوشتن، به دلیل میزان ضربه L2P نقشه برداری جدول لزوما بالا است، نیاز به دوباره خزیدن شانس L2P نقشه برداری جدول است بسیار کم است، بنابراین حتی یک هزینه کوچک جاسازی شده کنترل تکیه تنها بر ظرفیت بالاتر حافظه استاتیک دسترسی تصادفی (حافظه با دسترسی تصادفی ایستا، SRAM) برای ذخیره مقدار کمی از L2P نقشه برداری جدول کافی است، همین دلیل است که HMB می توانید جدول بیشتر ذخیره، وجود خواهد داشت تاثیر بیش از قابل توجهی در عملکرد کلی.
هنگامی که کاربر انجام تصادفی خواندن برای کنترل SSD، موقعیت از مجموع کمتر از داده ها در مورد به پردازش غیر قابل پیش بینی است، این است که به طور موقت در SRAM داخلی ذخیره می شود L2P نقشه برداری جدول مقدار کمی در مقایسه با نرخ آمار پی در پی خواندن و نوشتن، از آن خواهد شد قابل ملاحظه ای کاهش می یابد.
در این مورد، اگر می تواند فضای بافر اضافی برای ذخیره بیشتر L2P نقشه برداری جدول، به منظور به دست آوردن به منظور ارتقاء و مهار ضربه اطلاعات فرکانس نرخ نیاز به دوباره واکشی از NAND فلش، قادر به به طور قابل توجهی بهبود اثربخشی دسترسی تصادفی.
این نقطه مدل محاسبه ساده از این دیدگاه، حتی اگر برای کل فضای ذخیره سازی SSD (دیسک کامل) تصادفی می خواند، بر اساس بهبود عملکرد ناشی از HMB حتی می توانید به 40٪ انجام شده است. علاوه بر این، ما می توانیم یکی دیگر از روند مشاهده : بهبود عملکرد ناشی از HMB بیشتر خواهد شد به عنوان افزایش کل ظرفیت SSD (شکل 3).
شکل 3 قبل و بعد از فعال سازی HMB 4KB مقایسه عملکرد خواندن تصادفی
دلیل این است که زمانی که کاربر انجام تصادفی خواندن، در تعداد کافی از داده ها از آزمون، بیشتر SRAM ظرفیت DRAM-کمتر SSD در پیکربندی همان اندازه، ذخیره شده در کش جدول نگاشت که میزان ضربه پایین تر خواهد در این زمان اگر آن را می توانید منابع HMB انتشار میزبان به SSD به دست آورد، با مناسب لایه ترجمه فلش (FTL) معماری طراحی شده برای افزایش یک درجه بیشتر از اثر.
شکل 4 همان بر اساس موارد زیر مدل برآورد DRAM-کمتر SSD را نشان می دهد، عملکرد HMB 4KB داده های تصادفی ارسال به بهبود تمایل برای کنترل SSD، رفتار برای نوشتن و خواندن در مقایسه با پیچیده تر .
شکل 4 طولی 4KB HMB نوشتن تصادفی فعال مقایسه عملکرد
علاوه بر نوشتن داده ها از L2P نقشه برداری جدول به خواندن، سیستم عامل کنترل نیز نیاز به تغییر محتویات L2P نقشه برداری جدول (سطح منطقی - سطح فیزیکی جدول نگاشت اصلاح مربوطه باید انجام شود)، و ذخیره آن به NAND فلش که، به منظور تکمیل کل عملیات نوشتن داده.
در صورتی که فضای بافر کافی برای ذخیره L2P نقشه برداری جدول وجود ندارد، در مورد نوشتن های تصادفی تحت کنترل خواهد مکرر دسترسی NAND بلوک فلش برای به دست آوردن حاصل جمع داده های فعلی نیاز برای هر یک از اطلاعات L2P نقشه برداری جدول نوشته شود.
علاوه بر این، همزمان با دوران نوشتن داده ها به مختلف NAND فلش، از آن خواهد شد بسیار بیشتر از زمان (ms در مقابل ما) به خواندن داده ها، بنابراین اگر هیچ DRAM SSD وجود دارد به عنوان حافظه نهان پیکربندی شده برای استفاده عملکرد نوشتن تصادفی از آن خواهد شد قابل ملاحظه ای تحت تاثیر قرار.
اگر DRAM-Less SSD ها برای پشتیبانی از HMB طراحی شده باشند، که به نوبه خود منابع DRAM اضافی را از میزبان دریافت می کند، می تواند منافع بیشتری را به همراه داشته باشد.
با استفاده از همان مدل تخمین زدن، SSD های DRAM کمتر از مکانیسم HMB برای تست تصادفی تصادفی کل منطقه ذخیره سازی SSD پشتیبانی می کنند که منجر به افزایش عملکرد تا 4x تا 5x می شود.
اندازه HMB بر عملکرد خواندن و نوشتن تاثیر می گذارد. طراحی SSD باید جامع تر باشد
روند عملکرد DRAM-Less SSD که در بالا شرح داده شده است بر اساس این فرضیه است که پایان دستگاه می تواند به طور ثابت 128 مگابایت حافظه اختصاصی از انتهای میزبان دریافت کند.
با این حال، اندازه واقعی HMB به صورت پویا توسط میزبان مطابق با استفاده فعلی از SSD و تقاضای SSD اختصاص داده می شود. اگر حجم منابع حافظه موجود در سمت میزبان مورد نیاز SSD نیست، SSD نمی کند برای استفاده از این قطعه HMB.
بنابراین، هنگام طراحی نرم افزار کنترل کننده DRAM-Less SSD، بهتر است بیش از یک اندازه HMB را در نظر بگیریم تا تجربه کاربر را با استفاده از HMB بهبود بخشیم.
بر اساس همان مدل برآورد، شکل 5 نتایج یک محاسبه خواندن / نوشتن تصادفی 4KB را نشان می دهد که اندازه HMB از 0 (بدون HMB) تا 1024 مگابایت است.
شکل 5 اندازه بلوک HMB مختلف برای عملکرد 4KB خواندن و نوشتن تصادفی
ما می توانیم مشاهده کنیم که، اگر چه روند کلی با اثر افزایش اندازه HMB و بهتر است، اما زمانی که به اندازه کافی منابع زمان HMB، عملکرد SSD شروع خواهد شد نزدیک اشباع (اشباع). دلیل این است که وقتی تعداد کافی از موارد HMB بعدی، کنترل SSD ممکن است انجام عملیات خواندن و نوشتن برای همه اطلاعات سیستم مورد نیاز (شامل L2P نقشه برداری جدول) قرار داده شده در داخل HMB.
بنابراین، DRAM-کمتر SSD عملکرد بهینه سازی می تواند در نظر گرفته شود (در معادل عملکرد تئوری به پیکربندی مادری یعنی همان منبع DRAM SSD). بر این اساس، زمانی که تولید کنندگان در کنترل SSD سیستم عامل طراحی معماری، نیاز به در نظر چگونه ساختار داده ها سیستم است که اجازه می دهد تا عملکرد DRAM-کمتر SSD نقطه اشباع رسیده در اسرع وقت.
به عبارت دیگر، نحوه طراحی در DRAM-کمتر SSD کمتر از یک اندازه مجموعه برای سازه های HMB HMB سیستم پشتیبانی داده ها، با در نظر گرفتن سرعت دسترسی و منابع حافظه مصرف، حتی در نقطه احتمال آماری مشاهده بهینه سازی آسان تر به SSD اختصاص داده وضعیت تبدیل شده است تولید کنندگان کنترل SSD های PCIe DRAM-کمتر SSD خط تولید مختلف رقیب در نقطه دور آینده.
اگر چه هدف اصلی است به منظور افزایش اثربخشی HMB ارائه شده است، با این حال، پس از اتمام از بحث در مورد اثربخشی ما هنوز هم نیاز به بازگشت به توجه در تمام دستگاه های ذخیره سازی مورد نیاز اساسی ترین است: یکپارچگی داده های ذخیره شده (تمامیت داده ها).
بیایید در مورد این سوال فکر کنیم: برای کنترل کننده های SSD، آیا 100٪ به طور کامل اعتماد به تمام اطلاعات موجود در HMB؟ در یک وضعیت ایده آل، پاسخ بله، در عمل، ما هنوز هم توصیه مکانیسم امنیتی کافی قوی.
هنگامی که DRAM-Less SSD به منابع HMB اختصاص داده می شود، چه نوع اطلاعاتی در HMB ذخیره می شود؟ در واقع، پاسخ به این سوال با طراحی سیستم عامل هر کنترل کننده SSD متفاوت است، اما بافر داده بافرهای داده، جداول نقشه برداری L2P یا اطلاعات سیستم مورد نیاز کنترلرهای باقی مانده، تمام گزینه های ممکن است.
برخی از این اطلاعات برای کنترل کننده SSD مهم یا غیر قابل احیا هستند، بنابراین هنگامی که NVMe HMB را معرفی کرد، کنترل کننده SSD برای پشتیبانی HMB مورد نیاز بود تا بتواند اطلاعات را در SSD تضمین کند و انتظار نداشته باشد که عملکرد HMB را خاموش کند یکپارچگی
علاوه بر این، دسترسی غیرمجاز یا حتی غیرمجاز به سمت میزبان یا تحریف در انتقال داده ها ممکن است بر اطلاعات ذخیره شده در HMB تأثیر بگذارد. چگونه برای اطمینان از یکپارچگی داده ها ذخیره شده در HMB تبدیل شده است PCIe DRAM- SSD کمتر SSL موضوع
تضمین یکپارچگی انتقال داده های SSD مکانیزم E2EDPP بی نظیر است
SSD در بازار، انتظار می رود راه حل های مختلف قادر به تضمین یکپارچگی انتقال داده ها بین پایان سمت دستگاه در میزبان حفاظت مسیر داده پایان (پایان به پایان حفاظت مسیر داده، E2EDPP) (شکل 6) این است که یک مکانیسم بسیار محبوب برای رسیدن به این هدف است. زمانی که داده خوانده یا نوشته شده است، آن را از طریق مسیر سفر از سایت های مختلف بروید، متشکل از یک مسیر نوشتن میزبان → های PCIe IP → پردازنده → داده بافر → امنیت موتور → فلش IP → NAND فلش، مسیر به عنوان خوانده شده معکوس شده است.
شکل 6 حفاظت پایان مسیر داده (مسیر داده از جمله HMB)
هدف اصلی از مکانیسم های محافظت علاوه بر انتقال داده ها در علاوه بر اطمینان از محافظت کنترل RAM داخلی در هنگام حرکت داده تولید خطای نرم افزاری، همچنین توانایی برای اشکالزدایی طراحی کلی، برای جلوگیری از داده های نادرست به طرف میزبان دارند.
در حال حاضر SSD های DRAM کمتر می توانند اطلاعات خاصی را در میزبان با پشتیبانی از عملکرد HMB ذخیره کنند، مکانیسم E2EDPP نیز باید گسترش یابد تا به طور همزمان انتقال اطلاعات HMB بین میزبان و دستگاه برقرار شود.
چگونگی اطمینان از یکپارچگی داده ها در مسیر انتقال اطلاعات HMB و نگاهی به طراحی هر سازنده ی کنترل کننده SSD یکی از مفاهیم آسان افزودن داده های HMB با استفاده از Parity Check یا Cyclic Redundancy Check، CRC) برای شناسایی خطا در داده ها استفاده می شود. هنگامی که تست نتواند انجام شود، کنترل کننده بلافاصله مرتبه خطا را انجام می دهد.
از سوی دیگر، با توجه به داده های HMB است در رم طرف میزبان ذخیره می شود، هر چند در مشخصات NVMe در وضوح لازم است در طول SSD HMB این بلوک می تواند دسترسی فقط بوت، اما هر گونه نقص در قسمت میزبان حتی اعمال مخرب دسترسی دارند رخ می دهد زمانی که اطلاعات HMB ممکن است به دست آورد HMB و ذخیره سازی حتی داده ها بر اساس اطلاعات به دست آمده رشوه دادن در نتیجه مؤثر بر کاربر است. بنابراین، ممکن است علاوه بر این به به طرف میزبان نوشته شده است برای اولین بار رمزگذاری شده و سپس انتقال تا طرف دستگاه برای خواندن تماس این اطلاعات را HMB، همان قبل از استفاده از داده ها را رمزگشایی کنید و تأیید کنید (شکل 7).
شکل 7 HMB اطلاعات اشکال زدایی رمزگذاری و رمزگشایی مکانیسم ها و شماتیک ساده
من به تمامیت داده ها و مسائل امنیتی HMB اعتقاد دارم، تولید کنندگان کنترل کننده های مختلف SSD طیف گسترده ای از شیوه ها را دارند، که رویکرد بهترین راه حل ممکن است در حال حاضر قطعی نباشد اما مطمئنا با استفاده از HMB برای بهبود عملکرد DRAM-Less SSD، طراحی کلی سیستم هنوز نیاز به تقویت مکانیزم حفاظت از داده ها برای اطمینان از صحیح داده های کاربر دارد، بنابراین HMB احتمال خوبی را برای جلوگیری از SSD های DRAM کمتر SS یک قلمرو