अर्धचालक भंडारण के लिए एक अनुसंधान संस्थान DRAMeXchange के अनुसार, आज एसएसडी शिपमेंट की गति आज भी बढ़ी है, खासकर उपभोक्ता एसएसडी बाजार में, जहां इसकी विकास की गति 2020 में जारी रहने की उम्मीद है (चित्रा 1 )।
चित्रा 1 चित्रा 1 एसएसडी लदान आंकड़ों और अनुमान
स्रोत: DRAMeXchange (2017)
एसएसडी अंतरफलक एसटीए पर पीसीआईई स्केलेबिलिटी तैयार करना जारी रखता है
एसएसडी शारीरिक इंटरफ़ेस समर्थन मुख्य रूप से सीरियल उन्नत प्रौद्योगिकी अनुलग्नक (SATA) और परिधीय घटक इंटरकनेक्ट (pcie) एक्सप्रेस दो प्रकार। बाजार एसएसडी वर्तमान संचरण इंटरफ़ेस पर सबसे लोकप्रिय बीच SATA Gen3, अपनी सैद्धांतिक बैंडविड्थ 6GT / s है। अतीत में वर्ष, SATA Gen3 आंकड़ा अंतरण बैंडविड्थ, परंपरागत हार्ड डिस्क की तुलना में वर्ष की वृद्धि हुई साल एसएसडी बाजार हिस्सेदारी को बढ़ावा देने के स्पष्ट फायदे हैं,।
इसी समय, संबंधित कला के नन्द फ्लैश प्रक्रिया भी विकसित करने के लिए जारी रखने के लिए मानक संचरण इंटरफ़ेस और नन्द फ्लैश नियंत्रक, मोड विरासत अतीत से वर्तमान तक टॉगल 2.0 ONFI 4.0 एक बहुत ही काफी सुधार की गति / है, इसलिए है कि पिछले कुछ साल सबसे लोकप्रिय SATA Gen3, अपनी सैद्धांतिक बैंडविड्थ लेकिन एसएसडी के विकास में एक प्रमुख अड़चन बन गया है, PCIe SSD भी वृद्धि का लाभ लेने के।
PCIe Gen3 में, ऊपर 8GT / s (1 लेन), इसके अलावा में की अपनी सैद्धांतिक बैंडविड्थ, उत्कृष्ट scalability PCIe इंटरफेस प्रदान करता है, सैद्धांतिक संचरण बैंडविड्थ चैनलों की संख्या (लेन) गुणा वर्तमान PCIe इंटरफेस है 1-लेन से 16 लेन तक विस्तारित किया जा सकता है, ट्रांसमिशन बैंडविड्थ कहा जा सकता है कि SATA एक ही ग्रेड में नहीं है।
उपर्युक्त भौतिक अंतरफलक समर्थन विकास के अतिरिक्त, एसएसडी और मेजबान के बीच ट्रांसफर प्रोटोकॉल भी एसएटीए डिवाइसों के लिए विकसित किए गए उन्नत एडवांस होस्ट कंट्रोलर इंटरफेस (एएचसीआई) से बदलते हैं। -वॉलाटाइल मेमोरी एक्सप्रेस (एनवीएमई), टेबल 1 एएचसीआई बनाम एनवीएमई के बीच प्रमुख अंतर को संक्षेप में विरोधाभासी है।
दूसरे शब्दों में, NVMe परिवहन प्रोटोकॉल PCIe इंटरफेस के विकास के बाद, एक संभावित भंडारण मीडिया डिवाइस, अगली पीढ़ी में एसएसडी के रूप में इस के साथ नन्द फ्लैश एसएसडी की पुन: लिबरेशन। एसएसडी बाजार में NVMe परिवहन प्रोटोकॉल की लोकप्रियता के साथ , उपभोक्ता PCIe SSD के 2018 में 50% शेयर बाजार तक पहुंचने की उम्मीद है।
उपभोक्ता एसएसडी बाजार पर, वहाँ कई प्रमुख कारक है कि सीधे डिजिटल उत्पादों की बिक्री को प्रभावित कर सकते हैं।
कीमत
सामान्य तौर पर, नन्द फ्लैश एसएसडी एसएसडी विन्यास के साथ भिन्न विक्रेताओं से सबसे महंगी घटकों के बीच पूरे है, NAND फ्लैश एसएसडी 95% करने के लिए माल की लागत की कुल लागत 80% की (सामग्री, बीओएम के विधेयक) प्राप्त कर सकते हैं।
हालांकि, नन्द फ्लैश एसएसडी मुख्य भंडारण विन्यास आवश्यक। इसलिए, कीमतें कम करने के लिए, अन्य एसएसडी एक तरीका है कि गैर जरूरी घटकों को दूर करने में लागत बचाने के लिए किया जाता है।
सभी निर्माताओं के पहले सोचा, एक 4gb DRAM चिप की कीमतों है, जो जाहिर है के बारे में $ 3 से $ 4. के बराबर है, अगर DRAM गतिशील रैंडम एक्सेस मेमोरी (गतिशील रैंडम एक्सेस मेमोरी, DRAM), देखने के एक किसी न किसी बात को हटाने पर आपत्ति होगी एसएसडी बीओएम के अलावा हटाया जा सकता है, वहाँ एसएसडी लागत काफी महत्वपूर्ण मदद हो जाएगा और बेचने कीमत है।
बिजली की खपत
एसएसडी निर्माताओं के लिए, बिजली की खपत एक और प्रमुख विचार किया जाएगा, विशेष रूप से के लिए लक्षित बाजार सामान्य Gaigu के लिए पीसी OEM एसएसडी उत्पादों है, एसएसडी 5 से 10% के बारे में एक पोर्टेबल उपकरण को घेरता है बिजली की खपत का%
एसएसडी बिजली की खपत कम कर देता है, तो यह समग्र शक्ति बजट (पावर बजट) घटकों के बाकी छोड़ दिया हो सकता है और पोर्टेबल उपकरणों की बैटरी जीवन का विस्तार कर सकते हैं।
विश्वसनीयता
उपयोगकर्ता के भंडारण उपकरण के रूप में एसएसडी, डेटा की विश्वसनीयता उपयोगकर्ता के प्राथमिक विचार के लिए बाध्य होती है। यद्यपि आज के विभिन्न त्रुटि का पता लगाने और त्रुटि सुधार तकनीक तेजी से विकसित हुई है, लेकिन अगर डीआरएएम से निकाली जाने वाली शक्ति का नुकसान होता है, आप उपयोगकर्ता डेटा हानि या विरूपण की संभावना कम कर सकते हैं।
प्रदर्शन
हालांकि इन सभी कारकों में एसएसडी निर्माताओं और उपयोगकर्ताओं के लिए एक बड़ा विचार है, दक्षता अभी भी मजबूत है ताकि उपभोक्ताओं की एसएसडी खरीद की इच्छा को प्रभावित किया जा सके। अगर कोई एसएसडी कैश के रूप में सेवा करने के लिए कोई डीआरएएम नहीं है, तो इसका प्रदर्शन अनिवार्य रूप से प्रभावित होगा , यही वजह है कि DRAM-less SSDs आज PCIe SSD बाजार में लोकप्रिय नहीं हैं, और आज पीसीआईएस एसएसडीएस खरीदने वाले उपभोक्ताओं को मुख्य रूप से उच्च गति वाले एक्सेस की आवश्यकता होती है और SSDs के लिए समग्र डीआरएएम प्रदर्शन को हटाते हैं इसके बजाय, यह छूट है
एचएमबी डीआरएएम-कम एसएसडी प्रदर्शन बढ़ा देता है
सौभाग्य से, NVMe एसोसिएशन ने भी उपभोक्ता एसएसडी बाजार में इस प्रवृत्ति मनाया, एक होस्ट मेमोरी बफर (HMB) यह समारोह DRAM-कम एसएसडी NVMe विनिर्देश v1.2 के समग्र प्रदर्शन 2014 उपभोक्ता उम्मीदों के बीच पेश किया बढ़ाने के लिए प्रयोग किया जाता है विकसित वर्ग एसएसडी समाधान आगे कीमत और प्रदर्शन के बीच एक संतुलन प्राप्त कर सकते हैं।
मेजबान मेमोरी बफर, जैसा कि नाम से तात्पर्य है, मेजबान के लिए मेमोरी संसाधनों का उपयोग करने के लिए एक तंत्र प्रदान करता है जो वर्तमान में आवश्यक नहीं है और इसे एनवीएमई प्रोटोकॉल के माध्यम से एसएसडी को प्रदान करता है। परिणामस्वरूप, DRAM-less SSD का उपयोग स्वयं ही किया जा सकता है DRAM के मामले और में DRAM कैश के रूप में अतिरिक्त संसाधन प्राप्त करने के लिए प्रदर्शन में सुधार करने के लिए कॉन्फ़िगर नहीं है। जब विशिष्ट संदर्भों में, एसएसडी HMB अतिरिक्त संसाधन होस्ट विन्यास, एसएसडी नियंत्रक (नियंत्रक) मिलता है कि जानकारी के लिए इस क्षेत्र में रखा जाएगा यह भीतर? निष्पक्ष तौर पर, यह विभिन्न निर्मित एसएसडी नियंत्रक फर्मवेयर से निर्धारित होता है।
हालांकि, पिछले स्थिति, शारीरिक एड्रेस ट्रांसलेशन तालिका करने के लिए तार्किक में एसएसडी उत्पादों के कार्यान्वयन को ध्यान में रखते (L2P मानचित्रण तालिका) सबसे HMB सिस्टम जानकारी में रखा होने की संभावना है।
सरल शब्दों में, L2P मानचित्रण टेबल तार्किक स्तर (तार्किक) पेज (पेज) छवि की स्थिति और शारीरिक स्तर (भौतिक) पेज स्थिति (मैपिंग) संबंध एसएसडी की परवाह किए बिना किया जाना पढ़ने या लिखने की जरूरत के बीच रिकॉर्ड करने के लिए प्रयोग किया जाता है, इसलिए L2P मानचित्रण टेबल HMB में पहुँच समय को कम करने का उपयोग गति एसएसडी में सुधार करने पर पहली नज़र काफी उचित प्रतीत होता है L2P मानचित्रण, जानकारी के कुछ राशि का उपयोग करने की आवश्यकता होगी।
? PCIe Gen3 2-लेन + 3 डी: HMB वास्तविक डिजाइन के बाद शुरू की, DRAM-कम एसएसडी प्रदर्शन द्वारा एक सरल (कोई चैनल 4 एसएसडी नियंत्रक कॉन्फ़िगर एक DRAM + ट्रांसमिशन इंटरफ़ेस के माध्यम से गणना की जाती है कि यह कैसे मॉडल के लिए प्रभावित हो सकता है नन्द फ्लैश) समग्र प्रदर्शन के रुझान का परिणाम है।
में प्रभावकारिता का प्रदर्शन करने के क्रम में बस HMB की वजह से अंतर के बाद खोला जा सकता है, मान लेते हैं कि हम होस्ट एसएसडी HMB आकार तय हो गई है से प्राप्त कर सकते हैं और 128MB के लिए बरामद नहीं किया जाएगा। चित्र 2 हम स्पष्ट रूप से अनुक्रमिक पढ़ने में देखा जा सकता है और लिखना HMB के बाद खुला परिचालन प्रदर्शन, वहाँ बहुत ज्यादा नहीं सुधार। ध्यान में रखते हुए HMB के प्रकृति अभी भी अस्थिर स्मृति, उपयोगकर्ता डेटा को पढ़ने की दुकान और स्थानिक पैमाने आमतौर पर लिखने के लिए प्रयोग किया जाता है बहुत अधिक अब भी है, नहीं विशाल बहुमत के रूप में है L2P मानचित्रण तालिका भंडारण कैश (कार्यान्वयन दृष्टिकोण निर्माताओं एसएसडी जाएगा विभिन्न डिजाइनों के साथ अलग-अलग हो)।
पहले और अनुक्रमिक पढ़ने प्रदर्शन की तुलना उपयोग करने के बाद HMB चित्र 2
HMB डिजाइन के समग्र प्रभाव में सुधार करने के एक सुराग है आसान नहीं है
सामान्य तौर पर, डेटा समय के अंदर रैम से पढ़ी जाती है, समय से काफी कम (हमें बनाम एनएस) NAND फ्लैश अंदर से डेटा पढ़ने, ताकि उचित एल्गोरिदम के माध्यम से करता है, तो डिजाइन, जो HMB के L2P मानचित्रण तालिका में संग्रहीत किया जाता बढ़ाने के लिए दर (दर हिट) मारा, कुछ हद तक समग्र प्रदर्शन में सुधार करने के लिए सक्षम हो जाएगा।
अनुक्रमिक पढ़ने ऑपरेशन में, के बाद से उपयोगकर्ता डेटा को पढ़ने और लिखने एक सतत, तार्किक स्तर है - शारीरिक मानचित्रण संबंध के स्तर निरंतर वितरण प्रस्तुत करना होगा, ताकि L2P मानचित्रण टेबल अक्सर नन्द फ्लैश से पुन: प्रारंभ करने की जरूरत नहीं है उन्हें HMB अंदर क्रॉल करने के लिए।
दूसरे शब्दों में, अनुक्रमिक पढ़ा और में, आपरेशन लिखने क्योंकि हिट दर L2P मानचित्रण टेबल जरूरी अधिक है, की जरूरत है फिर से क्रॉल L2P मानचित्रण टेबल मौका बहुत कम है, तो भी एक छोटे से लागत एम्बेडेड नियंत्रकों केवल उच्च क्षमता पर भरोसा है स्थिर रैंडम एक्सेस मेमोरी (स्थिर रैंडम एक्सेस मेमोरी, SRAM) L2P मानचित्रण टेबल की एक छोटी राशि स्टोर करने के लिए जिसके कारण HMB अधिक टेबल स्टोर कर सकते हैं, वहाँ समग्र प्रदर्शन पर बहुत महत्वपूर्ण प्रभाव नहीं होगा पर्याप्त है।
उपयोगकर्ता एसएसडी नियंत्रक के लिए यादृच्छिक पढ़ा करता है, के बारे में संसाधित करने के लिए डेटा के निचले योग की स्थिति अप्रत्याशित है, जो अस्थायी रूप से आंतरिक SRAM में संग्रहीत किया जाता हिट दर की तुलना में L2P मानचित्रण टेबल छोटी राशि अनुक्रमिक पढ़ने और लिखने, यह काफी हद तक कम हो जाएगा।
इस स्थिति में, यादृच्छिक अभिगम प्रदर्शन में काफी सुधार किया जा सकता है, यदि अतिरिक्त L2P मैपिंग तालिकाओं को हिट दर बढ़ाने के लिए अतिरिक्त एल 2 पी मानचित्रण तालिकाओं के लिए प्राप्त किया जा सकता है और इस प्रकार नंद फ्लैश से जानकारी को फिर से तैयार करने की आवश्यकता को दबा दें।
इस आसान-से-गणना मॉडल के साथ, एचएमबी के आधार पर प्रदर्शन में सुधार 40% के बराबर हो सकता है, भले ही पूरे डिस्क पर बेतरतीब ढंग से पढ़ा जा सके। इसके अतिरिक्त, हम एक अन्य प्रवृत्ति देख सकते हैं : समग्र एसएसडी क्षमता बढ़ने (चित्रा 3) के रूप में एचएमबी की वजह से प्रदर्शन सुधार अधिक स्पष्ट होगा।
एचएमबी 4 केबी यादृच्छिक पढाई प्रदर्शन तुलना करने से पहले और बाद में चित्रा 3
इसका कारण यह है कि जब उपयोगकर्ता एक यादृच्छिक पठन करता है, यदि टेस्ट डेटा पर्याप्त है, तो DRAM-less SSD की बड़ी क्षमता, निचले हिट को कैश मैपिंग तालिका में एक ही एसआरएएम आकार विन्यास के तहत संग्रहीत किया जाएगा इस बिंदु पर, यदि मेजबान द्वारा एसएसडी को जारी एचबीआई संसाधनों को प्राप्त किया जा सकता है, तो उचित फ्लैश अनुवाद लेयर (एफटीएल) के साथ एचएमबी का प्रदर्शन वास्तुकला में काफी सुधार किया जा सकता है।
उसी डीआरएएम-कम एसएसडी आकलन मॉडल के तहत एचएमबी द्वारा 4KB डेटा की यादृच्छिक लिखने के प्रदर्शन में सुधार की प्रवृत्ति को चित्रा 4 में दिखाया गया है। लेखन व्यवहार एसएसडी नियंत्रक के लिए पढ़ने की तुलना में अधिक जटिल है ।
चित्रा 4 से पहले और बाद में एचएमबी 4 केबी यादृच्छिक लेखन कार्यक्षमता तुलना सक्षम करें
डेटा लिखते समय एल 2 पी मैपिंग टेबल को पढ़ने के अलावा, नियंत्रक फर्मवेयर को एल 2 पी मैपिंग टेबल की सामग्री को संशोधित करने की आवश्यकता होती है (तार्किक-भौतिक मैपिंग तालिका को तदनुसार संशोधित करने की आवश्यकता है) और इसे नंद फ्लैश अंदर, पूरे डेटा लेखन कार्रवाई को पूरा करने के लिए।
अगर एल 2 पी मैपिंग टेबल को स्टोर करने के लिए पर्याप्त बफर स्थान नहीं है, तो नियंत्रक को नंद फ्लैश ब्लॉक तक पहुंचने की आवश्यकता होगी ताकि हर एल 2 पी मैपिंग टेबल की जानकारी को यादृच्छिक लिखित स्थिति के तहत वर्तमान डेटा के लिए लिखा जा सके।
इसके अलावा, आम तौर पर प्रत्येक नंद फ्लैश के लिए आंकड़ों को लिखने में अधिक समय लगता है, डेटा को पढ़ने के लिए समय (एमएस बनाम हमें) से, इसलिए यदि एसएसडी को डीआरएएम के लिए कैश के रूप में कॉन्फ़िगर नहीं किया गया है, यादृच्छिक लेखन प्रदर्शन बहुत प्रभावित होगा
यदि DRAM-Less SSDs को एचएमबी के समर्थन के लिए डिज़ाइन किया गया है, जो बदले में मेजबान से अतिरिक्त DRAM संसाधन मिलता है, तो यह और भी अधिक महत्वपूर्ण लाभ प्रदान कर सकता है
एक ही आकलन मॉडल का उपयोग करते हुए, DRAM-Less SSDs पूरे एसएसडी भंडारण क्षेत्र के यादृच्छिक लेखन परीक्षण के लिए एचएमबी तंत्र का समर्थन करता है, जिसके परिणामस्वरूप 4x से 5x तक का प्रदर्शन लाभ होता है।
एचएमबी आकार को पढ़ने और लिखने को प्रभावित करना एसएसडी डिजाइन अधिक व्यापक होना चाहिए
ऊपर वर्णित DRAM-Less SSD प्रदर्शन प्रवृत्तियों इस धारणा पर आधारित हैं कि डिवाइस एंड को होस्ट के अंत से एक निश्चित 128 एमबी समर्पित मेमोरी प्राप्त करना जारी रख सकता है।
हालांकि, एचएमबी का वास्तविक आकार होस्ट द्वारा एसएसडी के वर्तमान उपयोग और एसएसडी की मांग के अनुसार गतिशील रूप से आवंटित किया गया है। यदि मेमोरी संसाधन का आकार जो मेजबान अब प्रदान कर सकता है तो एसएसडी की मांग को पूरा नहीं करता, तो एसएसडी नहीं करता है एचएमबी के इस टुकड़े का उपयोग करने के लिए
इसलिए, जब DRAM-Less SSD के नियंत्रक फर्मवेयर को डिजाइन करते हैं, तो HMB का उपयोग करके उपयोगकर्ता के अनुभव को बेहतर बनाने के लिए, एक से अधिक HMB आकार का विचार करना सबसे अच्छा है।
उसी आकलन मॉडल के आधार पर, चित्रा 5 एचबीबी के आकार 0 (एचबीआई के बिना) से 1024 एमबी तक 4KB यादृच्छिक पठन / लिखना गणना का परिणाम दिखाता है।
4KB यादृच्छिक पढ़ने और लिखने के लिए चित्रा 5 अलग एचएमबी ब्लॉक आकार
हम चाहते हैं कि निरीक्षण कर सकते हैं, हालांकि HMB आकार और बेहतर है, लेकिन की प्रभावकारिता में वृद्धि के साथ सामान्य प्रवृत्ति पर्याप्त संसाधनों HMB समय, एसएसडी के प्रदर्शन के करीब पहुंच संतृप्ति (संतृप्ति) शुरू कर देंगे। यह वह जगह है जब क्योंकि जब मामलों HMB के लिए पर्याप्त संख्या में अगले, एसएसडी नियंत्रक पढ़ सकते हैं और सभी आवश्यक सिस्टम जानकारी (जिसमें L2P मानचित्रण तालिका) HMB के अंदर रखा के लिए आपरेशन लिखने प्रदर्शन कर सकते हैं।
इस प्रकार, DRAM-कम एसएसडी अनुकूलित प्रदर्शन माना जा सकता है (मूल विन्यास अर्थात एक ही DRAM संसाधन एसएसडी के सिद्धांत प्रदर्शन बराबर में)। तदनुसार, जब एसएसडी नियंत्रक फर्मवेयर डिजाइन वास्तुकला में निर्माताओं, पर विचार करने की जरूरत है कि कैसे प्रणाली डेटा संरचना DRAM-कम एसएसडी प्रदर्शन जितनी जल्दी हो सके संतृप्ति बिंदु पर पहुंच गया की अनुमति देता है।
दूसरे शब्दों में, कैसे HMB HMB समर्थन प्रणाली डेटा संरचनाओं के लिए एक निर्धारित आकार के तहत DRAM-कम एसएसडी में डिजाइन करने के लिए, खाते में पहुँच गति और स्मृति संसाधनों की खपत लेने, यहां तक कि दृश्य के सांख्यिकीय संभावना बिंदु में अनुकूलित और अधिक आसानी से एसएसडी करने के लिए आवंटित स्थिति आगामी रन-ऑफ प्वाइंट में विवाद के विभिन्न एसएसडी नियंत्रक निर्माताओं PCIe DRAM-कम एसएसडी उत्पाद लाइन बन गया है।
हमारे अभी भी सभी भंडारण उपकरणों के लिए ध्यान करने के लिए वापस आने के लिए की जरूरत सबसे बुनियादी आवश्यकता है मूल इरादा बढ़ाने के लिए HMB की प्रभावशीलता प्रस्तुत किया जाता है, हालांकि, के प्रभाव के बारे में बात करते हैं पूरी होने के बाद है हालांकि: संग्रहीत डेटा (डेटा अखंडता) की अखंडता।
आइए सवाल के बारे में सोचें: एसएसडी नियंत्रकों के लिए, क्या यह 100% पूरी तरह से एचएमबी में मौजूद सभी जानकारी पर भरोसा कर रहा है? एक आदर्श स्थिति में, इसका उत्तर हां है, व्यवहार में, हम अभी भी अनुशंसा करते हैं मजबूत पर्याप्त सुरक्षा तंत्र
जब DRAM-Less SSD एक एचएमबी संसाधन को सौंपा गया है, तो किस प्रकार की जानकारी को एचएमबी में जमा किया जाता है? वास्तव में, इस सवाल का जवाब प्रत्येक एसएसडी नियंत्रक के फर्मवेयर डिजाइन के साथ बदलता रहता है, लेकिन डेटा बफर डेटा बफ़र, एल 2 पी मैपिंग टेबल्स, या शेष नियंत्रकों द्वारा आवश्यक सिस्टम जानकारी सभी संभव विकल्प हैं
इसमें से कुछ जानकारी, एसएसडी नियंत्रक के लिए बहुत महत्वपूर्ण भी पुनर्निर्माण नहीं किया जाता है तो HMB HMB की शुरूआत में NVMe जो HMB के उद्देश्य से समारोह अभी भी गारंटी है डेटा एसएसडी के बिना बंद करने के लिए सक्षम होने के लिए एसएसडी नियंत्रक के समर्थन की आवश्यकता है अखंडता।
इसके अलावा, उम्मीद अवैध मेजबान पहुँच या डेटा ट्रांसमिशन विकृतियों भी बाहर HMB में संग्रहीत जानकारी प्रभावित होने की संभावना है। कैसे HMB भीतर संग्रहीत डेटा की अखंडता को सुनिश्चित करने के लिए PCIe बन गया है DRAM- एक विषय के कम एसएसडी।
एसएसडी आंकड़ा संचरण तंत्र की अखंडता को सुनिश्चित करने के लिए E2EDPP बड़ी सफलता
एसएसडी बाजार में, समाधान के लिए डेटा की अखंडता को सुनिश्चित करने की क्षमता होने की संभावना है क्योंकि यह मेजबान और उपकरण अंत के बीच यात्रा करता है। E2EDPP (अंत डेटा पथ सुरक्षा का अंत) 6) इस प्रयोजन के लिए तंत्र का एक काफी लोकप्रिय सेट है। जब डेटा पढ़ा जाता है या लिखा जाता है, तो उसका मार्ग होस्ट → पीसीआईई आईपी → प्रोसेसर → डेटा बफर → सुरक्षा इंजन सहित विभिन्न साइटों के माध्यम से यात्रा करता है → फ्लैश आईपी → नंद फ्लैश, पथ पढ़ें रिवर्स है
चित्रा 6 अंत-टू-एंड डेटा पथ सुरक्षा (एचएमबी डेटा पथ सहित)
डेटा ट्रांसमिशन को सुनिश्चित करने के अलावा इस सुरक्षा तंत्र का मुख्य उद्देश्य संरक्षित है, अगर डेटा की नियंत्रक रैम गति आती है तो नरम त्रुटि, समग्र डिजाइन में मेजबान को भेजे गए गलत डेटा से बचने के लिए डिबग करने की क्षमता भी होती है।
अब जब कि डीआरएएम-कम एसएसडीज एचबीबी फ़ंक्शन का समर्थन करके मेजबान पर विशिष्ट जानकारी संग्रहीत करने में सक्षम हैं, E2EDPP तंत्र को मेजबान और डिवाइस के बीच एक ही समय में एचएमबी डेटा के दो-तरफा संचरण सुनिश्चित करने के लिए विस्तारित किया जाना चाहिए।
एचबीबी सूचना ट्रांसमिशन पथ पर डेटा अखंडता सुनिश्चित करने के लिए और प्रत्येक एसएसडी नियंत्रक निर्माता के डिजाइन को देखने के लिए कैसे आसान अवधारणाओं में से एक को एचबीबी डेटा को पैरिटी चेक या चक्रीय रिडंडेंसी चेक, सीआरसी) का पता लगाया जाता है कि डेटा में कोई त्रुटि है या नहीं। एक बार परीक्षण विफल हो जाता है, नियंत्रक तुरंत त्रुटि हैंडलिंग करता है।
दूसरी ओर, HMB डेटा की वजह से, मेजबान पक्ष के अंदर रैम में संग्रहित है हालांकि NVMe विनिर्देश के भीतर स्पष्ट रूप से केवल पहुँच बूट कर सकते हैं HMB एसएसडी के दौरान इस खंड की आवश्यकता होती है, लेकिन किसी भी खराबी मेजबान पक्ष भी दुर्भावनापूर्ण कार्य करता है उपयोग कर सकते है में होता है जब HMB जानकारी HMB प्राप्त किया जा सकता है और प्राप्त कर लिया जानकारी के आधार पर भी डेटा भंडारण छेड़छाड़ जिससे उपयोगकर्ता को प्रभावित करने वाले। इस प्रकार, यह संभव है इसके साथ ही पहले एन्क्रिप्टेड है मेजबान ओर करने के लिए लिखे जाने की और फिर तंत्र की ओर जब तक प्रेषित इस HMB जानकारी वापस पढ़ने के लिए, एक ही इसका उपयोग करने से पहले डेटा को डिक्रिप्ट और सत्यापित करें (चित्रा 7)।
अंजीर 7 HMB डिबगिंग जानकारी एन्क्रिप्शन और डिक्रिप्शन तंत्र और सरल योजनाबद्ध
मैं एचबीबी डाटा अखंडता और सुरक्षा मुद्दों पर विश्वास करता हूं, विभिन्न एसएसडी नियंत्रक निर्माताओं, एक विस्तृत श्रृंखला की प्रथाएं हैं, जो सबसे अच्छा समाधान है, वर्तमान में निर्णायक नहीं हो सकता, लेकिन यह निश्चित है डीआरएएम-कम एसएसडी के प्रदर्शन में सुधार करने के लिए एचएमबी का उपयोग करते हुए, समग्र सिस्टम डिजाइन को अभी भी डेटा संरक्षण तंत्र को मजबूत करने की आवश्यकता है जिससे कि उपयोगकर्ता डेटा की शुद्धता सुनिश्चित हो सके, इसलिए एचएमबी के पास डीआरएएम-कम एसएसडी को अग्रणी करने का एक अच्छा मौका है एक क्षेत्र