1965 년에 통합 전자 제품의 미래에 관한 고든 무어의 잉크가 끝나지 않아 선지자들은 '무어의 법칙' 50 년 후, 법률은 반도체 산업에서 어느 정도 지배적 인 규칙으로 남아 있습니다.
18 개월마다 칩상의 트랜지스터 수를 두 배로 늘리면 업계가 무어의 법칙을 얼마나 오래 유지할 수 있는지 오랫동안 믿어왔다. 그러나 거의 모든 사람들이 무어의 법칙을 따라 잡는 것이 점점 더 어려워지고 비용이 많이 드는 것에 동의합니다.
컨설턴트 인 Accenture Strategy의 Syed Alam과 Greg Douglass의 최근 보고서는 무어의 법칙을 유지하는 문제를 탐구하고 질문을 던졌습니다.
당신이 칩의 크기를 줄일 때 과거, 앞으로 첨단 공정 노드가 규모의 경제로 인해 혜택을 누릴 수있을 것입니다 ';하지만 지금 우리는 두 번째 10 나노 노드를 입력 할 때 : 보고서의 저자 중 하나에 말했다, 액센추어 전략 사업 이사 반도체 알람은 EE 타임즈 방문 접수 관련 비용은 매우 높다. '
'우리의보기는 앞으로 갈 경우 65 나노 미터에서 45 나노 미터가 조금의 비용을 증가하지만, 16 나노 미터에서 10 나노 미터로 이동하지만, 비용이 매우 높은 경우이다,'그는 말했다 : '그래서 이제 더 신중하게 비용을 평가한다. '
Accenture의 보고서의 장축 인 무어의 법칙 Moore ... 또는 Less는 모델이보다 진보 된 프로세스 노드로 업그레이드하는 것이 수익성이 있다는 것을 나타냅니다. ─ ─ 그리고 첨단 노드 칩 설계 및 제조 이슈를 더 많이 투자하더라도 오늘날의 칩 제조업체는보다 장기적이고 신중하게 생각해야합니다.
보고서에 따르면 65nm에서 10nm 노드로 갈 경우 칩 디자인 비용 만 1300 % 증가 할 것으로 예상되며, 업계 게임의 규칙을 따르고 무어의 법칙의 발판을 따라 가면 성공할 수있는 좋은 예가되었습니다. 상황은 더욱 복잡해지며 칩 제조업체는 신중하게 생각해야합니다.
그것은 거기 많은 요소가 고급 노드로 업그레이드 할 필요가 있지만, 실제로 칩의 대부분은 스케일링 과정의 규칙을 따라야 할 필요성을 증명하기 위해 큰 돈을 드롭하지 않을 널리 인식이며, 현재 시장에서 칩의 대부분은 28 나노 미터의 사용 또는 미래의 제조 공정 및 양호한 작동은 앞으로도 계속 될 것입니다.
오늘의 현실, 칩 제조업체는 신중하게 사건이 경제적 효율성과 일치하는 차세대 설계 노드로 이동할지 여부를 고려할 필요가있다, 또한,이 보고서는 액센추어 같은 칩 제조업체 나이가 될 필요가 요구하지만, 성숙하고 비용 효율적인 기술은 찾아 기타 기회.
그러나 기술 이전 의사 결정의 미래를위한 전략의 단순한 선택뿐만 아니라 칩 제조사들이 기존과 새로운 투자의 제조 프로세스가 균형을 이루도록하는 단일 사례 또는 제품 기반 고려 사항을 기반으로해야한다고 지적했다. 즉, 와이어를 성공적으로 통과 할 수 있다면 칩 제조업체는 오늘날 업계에서 성장과 수익성을 이어갈 수있는 좋은 기회를 갖게 될 것입니다.
현재 Intel, Samsung, TSMC 및 Globalfoundries와 같이 10 나노 미터 공정을 생산할 수있는 유명 제조업체는 소수에 불과하지만 Alam은 이러한 공급 업체들이 최첨단 노드를 뛰어 넘기 위해 최선의 노력을 계속하고있는 이유는 계산 후 이것은 경제적 이익과 일치하며 핵심 문제는 두 번째 계층 칩 제조업체와 팹리스 IC 제조업체가 할 것이라는 점입니다.
그의 조언은 다음 단계를 시작하기 전에 다음과 같습니다. '개척자가 먼저 비용을 받고, 상황을 올바르게 파악하고, 기술을 다시 안정하게 만들 수있게하십시오!'
컴파일 : Judith Cheng