La interfaz de memoria Cypress HyperBus ™ está incluida en el estándar de interfaz eléctrica JEDEC xSPI

Establecer micro red, proveedor líder de soluciones de sistemas integrados del mundo - Cypress Semiconductor Corp. ha anunciado hoy que su gran ancho de banda HyperBus ™ interfaz de memoria de serie de 8 bits se incluye en la nueva asociación de la tecnología de estado sólido SPI JEDEC ampliado desarrollado (XspI) Eléctrico después de que el estándar de interfaz. estándar XspI define los requisitos de compatibilidad de interfaz en serie de alta x8 rendimiento, por lo que los fabricantes de chipset controlador y el controlador de memoria de propósito general pueden ser diseñados. se incluye Cypress HyperBus estándar de interfaz JEDEC XspI, basado en el simplificada El diseño de la memoria de la interfaz HyperBus ofrece a los diseñadores de sistemas más flexibilidad para permitir el inicio instantáneo en aplicaciones automotrices, industriales y de IoT.

Cypress es la primera visión de los proveedores de Flash NOR aceleran la demanda del mercado bus de 8 bits, y puesto en libertad interfaces de HyperBus en 2014, el primero en introducir una nueva generación de alto rendimiento de la memoria flash NOR y RAM soluciones, sin conductor e Industria 4.0 Inicio instantáneo para aplicaciones La memoria basada en HyperBus de Cypress incluye dispositivos flash HyperFlash ™ NOR de alta densidad con el ancho de banda requerido para sistemas y sistemas integrados de mayor rendimiento para sistemas que requieren una mayor memoria de scratchpad de alta velocidad HyperRAM ™ actualizará automáticamente RAM dinámica (DRAM) dispositivos. Para obtener más información sobre la interfaz Cypress HyperBus ™ y la memoria de alto rendimiento líder en la industria, visite http://www.cypress.com/products/hyperbus-memory .

Junta JEDEC de Administración vicepresidente Howard Sussman dijo: 'Cypress ha sido uno de los líderes de las normas JEDEC para promover el trabajo de desarrollo XspI del Comité para los integradores de sistemas, estándar JEDEC les permite seleccionar más fácilmente un dispositivo de memoria flash compatible xSP repuesto. proveedor simultáneamente, lo que proporciona un tamaño del paquete PCB estándar uniforme, y todos los sistemas de memoria de la memoria XspI configurado de acuerdo con los métodos estándar están unificados controlador de dispositivo XspI hace posible '.

estándar XspI define los requisitos de compatibilidad de interfaz en serie de alta x8 rendimiento, incluyendo leer y escribir comandos, las características eléctricas, una señal de mando y el protocolo de transmisión de datos y una matriz de rejilla de bolas paquete (BGA) estándar pasador.

Rainer Hoehler, vicepresidente de la división de la memoria flash del Cypress, dijo: 'Creemos, normas JEDEC cuerpo de expedición de dichos estándares abiertos de la industria conocida es la mejor manera de obtener productos ampliamente reconocidos por el mercado, así como para llevar beneficios a los clientes y proveedores. Cypress HyperBus después de la inclusión XspI interfaces estándar, podemos ayudar a los clientes a lograr más fácilmente la función del sistema de arranque instantáneo '.

2016 GoodChinaBrand | ICP: 12011751 | China Exports