वास्तव में, इन उपकरणों सच चिप नहीं है, लेकिन पैकेज में एक प्रणाली है। वे आम तौर पर एएसआईसी एक बड़े पैमाने पर प्रसंस्करण क्षमता और बड़ी क्षमता के नवीनतम अर्धचालक विनिर्माण प्रक्रिया (16nm और नीचे) के आधार पर दो या एक शामिल उच्च बैंडविड्थ स्मृति (जैसे HBM2 ढेर), जो सभी के चिप्स उन्नत पैकेजिंग तकनीक से एक साथ एकीकृत कर रहे हैं।
एएसआईसी से संबंधित आर्टिफिशियल इंटेलिजेंस धीरे-धीरे बाजार ध्यान हाल ही में जीता है, इस तरह के NVIDIA, इंटेल, गूगल के रूप में निर्माताओं में से एक नंबर और कुछ क्षेत्र की नई कंपनियों के विकास में प्राप्त करने के लिए पर किया गया है, भविष्य में पैमाने के लिए एक बहु अरब डॉलर का बाजार अवसर के रूप में की उम्मीद है। NVIDIA GPU पुनर्निर्धारित हो जाएगा के साथ बादल ऐ इंजन भूमिका के तहत, यह भी एएसआईसी व्यवसाय विकास अनुवर्ती ड्राइव करने के लिए, के रूप में गूगल अब दूसरी पीढ़ी TPU की शुरूआत की है निर्धारित किया जाता है, इंटेल के बाद भी कंपनी Nervana, एक और नया रिकॉर्ड, पूर्व गूगल TPU कर्मचारियों द्वारा स्थापित किया गया खरीदा अपनी ही Nervana चिप बना दिया है एंटरप्राइज ग्रॉक ने हाल ही में घोषणा की कि वह अपनी अगली पीढ़ी वाली एआई चिप्स और इतनी जल्दी 2018 की शुरुआत में पेश करेगी।
गूगल के TPU, गहरी सीखने एल्गोरिथ्म टेन्सर प्रवाह डिजाइन के लिए विशेष रूप से है, TPU भी AlphaGo प्रणाली इस साल बादल TPU सैद्धांतिक गणना बल की दूसरी पीढ़ी का विमोचन किया में प्रयोग किया जाता है 180T असफल, प्रशिक्षण पहुंच गया, और मशीन लर्निंग मॉडल पर चला सकते हैं महत्वपूर्ण त्वरण प्रभाव लाने के लिए, वास्तव में, एक ASIC चिप है। एएससीआई कस्टम विकास करने के लिए चुनते हैं, एक हाथ पर, पैसे के बारे में चिंता करने की दूसरी तरफ गूगल छवि खोज, फ़ोटो, बादल सहित Google प्रस्तावों पर विचार करने के लिए आवश्यक सेवा से बाहर भी है दृश्य एपीआई, गूगल अनुवाद उत्पादों और सेवाओं तंत्रिका नेटवर्क की गहराई का उपयोग करने की आवश्यकता होगी। गूगल मांग है, और एक विशेष चिप का विकास करने की क्षमता और बड़े पैमाने पर आवेदन पत्र (आर एंड डी लागत की एक बड़ी संख्या को बांटने) संभव हो रहे हैं की है।
Nervana विलय के बाद इंटेल 2017 Nervana एनएनपी के अंत से पहले Nervana तंत्रिका नेटवर्क प्रोसेसर के पहले समर्पित ऐ (एनएनपी) को लॉन्च करने की योजना द्वारा एक ASIC चिप, प्रशिक्षण में संलग्न और अत्यंत उच्च संचालन क्षमता के साथ गहरे से सीखने वाले एल्गोरिदम प्रदर्शन करने के लिए है इंटेल आम सीपीयू कैश को छोड़ दिया, एल्गोरिदम विशिष्ट मेमोरी चिप विशेष सॉफ्टवेयर द्वारा प्रबंधित करने के लिए जिम्मेदार बदलने के लिए, एक नए स्तर पर कंप्यूटिंग घनत्व और चिप प्रदर्शन को बढ़ाने की उम्मीद में।
पूर्व गूगल TPU कर्मचारियों द्वारा स्थापित Groq 2018 में ऐ चिप्स की पहली पीढ़ी के जारी करने के लिए मानक NVIDIA GPU पर चिप्स, डिज़ाइन किया गया है का इरादा रखता है startups। आधिकारिक वेबसाइट डेटा है कि कृत्रिम बुद्धि एक चिप इस चिप को फिर से अनुकूलित करने के लिए, दिखाने जबकि गूगल के नवीनतम पीढ़ी TPU प्रति सेकंड 180 खरब संचालन तक पहुँचने के लिए आपरेशन की गति आठ खरब संचालन के लिए प्रति सेकंड 400 खरब बार, ऊर्जा के प्रति वाट तक पहुँच सकते हैं, प्रदर्शन Groq चिप गूगल के दो TPU हो जाएगा अधिक बार
मीडियाटेक भी कार्रवाई की जाएगी। मीडियाटेक सह सीईओ साई ने कहा, एएसआईसी लेआउट मीडियाटेक मौजूदा संसाधनों, मौजूदा टीम शक्ति के माध्यम से, ग्राहकों की जरूरतों के साथ,, इस स्तर भी ग्राहकों लेने नहीं किया जाएगा पर खेलेंगे और सक्रिय रूप से एएसआईसी क्षेत्र का विकास। लेकिन सब के बाद, बस शुरू हो गया है , या प्राथमिकता के रूप में समग्र व्यवसाय विकास के लिए।
वैश्विक एआई चिप पहले गेंडा कैंब्रियन, एएसआईसी मार्ग ले
वास्तव में, कारण कस्टम, कम बिजली की खपत और अन्य लाभों के लिए, एएसआईसी तेजी ऐ के क्षेत्र में किया जा रहा है, एएसआईसी डिजाइन और तेजी से बढ़ते बाजार का नेतृत्व किया। 2021 साल पहले Semico अनुसंधान, के नवीनतम सर्वेक्षण, कृत्रिम बुद्धि के अनुसार आवाज सक्रिय डिवाइस एएसआईसी डिजाइन विकास के लगभग 20% यौगिक वार्षिक वृद्धि दर, 2021 को 2016 के बीच सभी एएसआईसी डिजाइन (10.1%) के लगभग दो बार वृद्धि दर पिछले साल के वैश्विक एएसआईसी लदान अगले साल 7.7% की वृद्धि हुई बढ़ने की आशा है बातें एएसआईसी इकाई लदान होगा और अधिक से अधिक 1.8 बिलियन इकाइयों। Semico रिसर्च बताते हैं, एएसआईसी विकास का मुख्य स्रोत औद्योगिक और उपभोक्ता बाजार, बाजार संतृप्ति की वजह से कम मांग के साथ युग्मित, कई पारंपरिक टर्मिनल विकास दर आवेदन धीमा करने के लिए शुरू होता है बढ़ रहा से आता है, और आईओटी से संबंधित एप्लिकेशन बंद हो रहे हैं
Semico रिसर्च ने बताया कि, चीजों को और कृत्रिम बुद्धि, और स्मार्ट ग्रिड, पहनने योग्य इलेक्ट्रॉनिक्स, ठोस राज्य ड्राइव, मानव रहित हवाई वाहन, औद्योगिक नेटवर्किंग, उन्नत चालक सहायता प्रणालियों (adas) एएसआईसी उत्पाद विकास दर और संबंधित अवसंरचना के अलावा 5G होने की उम्मीद है व्यापक बाजार भी तेजी से 2021 में इलेक्ट्रॉनिक्स के क्षेत्र में उपभोक्ता आधार SoC डिजाइन परियोजनाओं से पहले 19% सीएजीआर बढ़ेगा, जबकि औद्योगिक बातें एएसआईसी डिजाइन परियोजनाओं 25% बढ़ेगा।
एएसआईसी डिजाइन आर एंड डी को लोड करना मुश्किल है, डिज़ाइन सेवाएं स्नान फायर पुनर्जन्म
फिर भी, ऐ के क्षेत्र में एएसआईसी अनुप्रयोगों अभी भी कई चुनौतियों का सामना करना पड़ रहा है।
एएसआईसी, जटिल की जरूरत डिजाइन किया जा सकता है एकीकृत परिपथ, विशिष्ट उपयोगकर्ता की आवश्यकताओं और विशिष्ट इलेक्ट्रॉनिक प्रणालियों विनिर्माण की जरूरतों के द्वारा डिजाइन की जरूरतों के अनुरूप विभिन्न उत्पादों के अनुसार है। सामान्य तौर पर, एएसआईसी एक विशेष एक विशेष समारोह का आयोजन किया पर प्रबलित उच्च प्रसंस्करण गति और कम बिजली खपत के लक्ष्य को हासिल कर सकते हैं, अपेक्षाकृत, एएसआईसी डिजाइन, उत्पादन लागत बहुत अधिक है। आईसी कंपनियों को आम तौर पर मुश्किल जोखिम लागत प्रोसेसर एएसआईसी चिप भविष्य के लिए गहरी सीखने पहले प्रदर्शन के लिए विशेष रूप से विकसित आप नवीनतम तकनीक के साथ अब, अर्धचालक प्रक्रिया प्रौद्योगिकी का सबसे अच्छा उपयोग करना चाहिए और विनिर्माण डिस्पोजेबल चिप कई मिलियन डॉलर खर्च होंगे, बहुत महंगा है। यहां तक कि अगर पैसा भी खरोंच डिजाइन से एक टीम स्थापित करने के लिए की जरूरत है, डिजाइन चक्र अक्सर बहुत लंबे होते हैं कहा जा सकता है बहुत लंबा, जोखिम भरा। एएसआईसी चिप बाजार में उस समय और लगातार पहले से ही विकास की प्रक्रिया में जल्दी उसके तार्किक तय किया था नई तकनीक और प्रौद्योगिकी के स्तर, एएसआईसी चिप डिजाइनरों के साथ मिलकर साथ बनाए रखने के अपग्रेड करना होगा, इसलिए यदि ऐ के इस तरह के तेजी से विकसित क्षेत्र में एक नया विचार है, एएसआईसी चिप यह करने के लिए जल्दी से प्रतिक्रिया करने के लिए सक्षम नहीं होगा। आप के पैमाने का एहसास नहीं कर सकते हैं से, भले ही डॉलर भी व्यावहारिक मूल्य का विकास किया। इसलिए, आईसी कंपनियों को आम तौर पर इस तरह के सीपीयू, GPU, या अर्द्ध कस्टम चिप FPGA के रूप में सामान्य प्रयोजन चिप का उपयोग करते हैं।
जाहिर है, लगातार उन्नयन की प्रक्रिया के साथ, एएसआईसी tapeout लागत अंत एएसआईसी चिप की बिक्री में कम से कम सुरक्षा अंत भी कुछ वैश्विक एएसआईसी विक्रेताओं में से एक में एएसआईसी चिप लागत का इतना बड़ा प्रवाह का सामना करने को उठाया है, और विफलता। इस प्रकार, एएसआईसी डिजाइन सेवाओं के जोखिम को उद्योग का ध्यान करने के लिए वापस जाने के लिए।
उदाहरण के लिए, अमेरिका fabless स्तर ASIC डिजाइन सेवा कंपनियों FinFET eSilicon ने आज घोषणा की सफल स्वयं गहराई से अध्ययन eSilicon खनन का उल्लेख इस कस्टम ASIC आईपी, 2.5D उन्नत पैकेजिंग प्रौद्योगिकी और उद्योग की प्रमुख चिप जारी किया एएसआईसी निर्माण के लिए भेजा जाएगा, एक है, और कंपनी के लिए TSMC चिप उत्पादन 2.5 D CoWoS पैकेजिंग प्रौद्योगिकी का इस्तेमाल पहली बार डॉ। बीजे वू, व्यवसाय विकास के उपाध्यक्ष, ने बताया कि TSMC, TSMC CoWoS पैकेजिंग प्रौद्योगिकी, इस उन्नत चिप डिजाइन पूर्ण अध्ययन आवेदनों की इस प्रकार के लिए मांग को पूरा करने के लिए है उच्च प्रदर्शन और एकीकरण आवश्यकताओं के लिए पैकेजिंग समाधान, eSilicon डिजाइन लक्ष्यों को प्राप्त करने। गूगल TPU कि पहले उल्लेख किया, Nervana एनएनपी, ऐ चिप के Groq आगामी पहली पीढ़ी, एएसआईसी द्वारा भेजे जा रहे हैं निर्मित है, और TSMC निर्माण को सौंप दिया।
वर्तमान में, कृत्रिम बुद्धि वर्ग एएसआईसी विकास प्रारंभिक चरण में अब भी है। मौलिक कारण यह है कि, एक बार निर्माण पूरा हो गया है एएसआईसी सर्किट डिजाइन तय हो गई है है, और यह कर सकते हैं केवल ठीक करने, नहीं बड़े बदलाव, जबकि उच्च हार्डवेयर अनुसंधान एवं विकास डिजाइन और उत्पादन लागत, परिदृश्यों अगर यह सच बाजार है अभी तक स्पष्ट नहीं है कि, उद्यम डुबकी लेने के लिए मुश्किल है। इसके अलावा, कृत्रिम बुद्धि कंपनी के लिए लागू की एक चिप डिजाइन करने के लिए न केवल अच्छा कृत्रिम बुद्धि एल्गोरिदम और चिप विकास कंपनियों, प्रवेश के लिए उच्च बाधाओं के लिए होना चाहिए। इसलिए, ऐ एल्गोरिथ्म + एएसआईसी डिजाइन सेवाओं + OEM व्यापार मॉडल विकास ठीक से बाहर आने और विकसित करने के लिए जारी रखने के लिए अधिक से अधिक ऐ एएसआईसी की इजाजत दी।
फाउंड्री ओर, वहाँ वैश्विक ढलाई का एक बहुत हैं, लेकिन क्योंकि बहुत मुश्किल है, ऐ प्रणाली पैकेज नहीं कर कई निर्माताओं, TSMC, और सैमसंग सेलुलर मूल स्तंभों की सूची में हैं। तो, ऐ प्रणाली के डिजाइन में निर्माता हैं पैकेज? क्या तुम सच में अच्छा 2.5 D जो विक्रेताओं कुंजी आईपी एकीकृत किया है और डिजाइन के लिए आवश्यक (जैसे HBM2 भौतिक परत इंटरफेस और उच्च गति SerDes के रूप में) देखने की जरूरत है। HBM2 PHY और SerDes मॉड्यूल पैकेजिंग प्रणाली के भीतर कई घटकों के बीच उच्च गति करता है मिशन के लिए महत्वपूर्ण संचार। इन बहुत मांग अनुरूप डिजाइन चुनौतियों eSilicon तीन प्रमुख प्रौद्योगिकियों कि ऊपर उल्लेख किया शामिल कर रहे हैं कर रहे हैं, एएसआईसी विक्रेताओं से आईपी खरीदने के जोखिम को कम कर सकते हैं।। इन क्षेत्रों में ASIC विक्रेताओं में माहिर हैं और बहुत ज्यादा नहीं है, लेकिन क्योंकि कृत्रिम बुद्धि बाजार के विस्फोटक वृद्धि दिखाई दे सकते हैं, इसलिए इन एएसआईसी निर्माताओं को लाभ होगा।
ताइवान भी फिर से बेहतर है ऐ बाजार-चालित, एएसआईसी कारोबार में आईसी डिजाइन सेवा कंपनी के एक नंबर, है, और उद्योग इस लहर एक लंबे समय के लिए जारी रखने की उम्मीद है तेज़ी से की उम्मीद है। TSMC निर्भीकता की भविष्यवाणी की है कि 2020 उच्च प्रदर्शन कंप्यूटिंग (एचपीसी) द्वारा, ऐ से संबंधित चिप प्रदर्शन करने के लिए 15 $ अरब, और रचनात्मक कोर की दुनिया को, फैराडे भी, दुनिया भर से ASIC चिप ग्राहकों ऐ, 2017 के बाद से, काफी देर के लिए जारी रखने की उम्मीद है की मांग में उछाल के बारे में आशावादी उन्नत प्रक्रिया प्रौद्योगिकी पर विशेष जोर देने, बेहद जटिल चिप डिजाइन के साथ, कुशल प्रदर्शन और कम बिजली की खपत, नई नीले समुद्र के बाजार के आईसी डिजाइन सेवा प्रदाताओं हो जाएगा।