무어의 법칙이 병목 현상에 가까워짐에 따라 ASIC 칩은 점점 더 많은 비용이 드는 추세이며, 결과적으로 설계자는 ASIC이 성능을 희생하지 않고도 일부 구성 가능성을 달성하기를 원할 것입니다. 구성 가능한 모듈 다른 칩 또는 버스와 통신하는 인터페이스 장치가 선두입니다.
인텔은 오늘 쿼드 코어 ARM A53 CPU를 사용할 수있는 유일한 FPGA 인 Stratix 10 SX FPGA 프로그래머블 칩과 인텔의 알테라 인수의 중요한 성과를 발표했다.
인텔 Stratix 10 SX FPGA의 백만 개 이상의 로직 엘리먼트 (MLE) 밀도는 ARM 프로세서와 고성능, 고밀도 FPGA를 통합하여 차세대 고성능 시스템을 처리 할 수있는 유연성과 낮은 대기 시간을 제공합니다 디자인 과제.
인텔의 14nm 공정 기술에 기반한 인텔은 ARM 프로세서 시스템과 인텔의 하이퍼 플렉스 코어 패브릭 아키텍처를 결합하여 고성능의 고성능 SoC FPGA를 제작했다.
무어의 법칙이 병목 현상에 더 가까워지면서 ASIC 칩의 비용이 점점 더 비싸지고 있으며 결과적으로 설계자는 ASIC이 성능을 희생하지 않고도 구성 가능성을 달성하기를 원할 것입니다. 구성 가능한 모듈 다른 칩 또는 버스와 통신하는 인터페이스 장치가 선두입니다.
인텔은 오늘 쿼드 코어 ARM A53 CPU를 사용할 수있는 유일한 FPGA 인 Stratix 10 SX FPGA 프로그래머블 칩과 인텔의 알테라 인수의 중요한 성과를 발표했다.
인텔 Stratix 10 SX FPGA의 백만 개 이상의 로직 엘리먼트 (MLE) 밀도는 ARM 프로세서와 고성능, 고밀도 FPGA를 통합하여 차세대 고성능 시스템을 처리 할 수있는 유연성과 낮은 대기 시간을 제공합니다 디자인 과제.
인텔의 14nm 공정 기술에 기반한 인텔은 ARM 프로세서 시스템과 인텔의 하이퍼 플렉스 코어 패브릭 아키텍처를 결합하여 고성능의 고성능 SoC FPGA를 제작했다.
