NCORE 3-isómero se dispersa (distribuido heterogéneo) de coherencia de caché chip de interconexión (interconexión coherente caché en chip) IP. A través de NCORE 3, los equipos de diseño SoC pueden utilizar el último protocolo ARM ® AMBA® CHI (CHI Tema B ) Del grupo de procesadores para integrar sus principales ventajas incluyen:
1.Ncore 3 es único ya que permite que el mismo chip utilice AMBA CHI y ACE y otros acuerdos de acuerdo diferentes del grupo de procesadores y el acelerador como un nodo homólogo completamente coherente (totalmente coherente) para que funcione, por lo que el equipo de diseño Puede ser flexible para elegir la CPU y el acelerador de hardware IP. La interfaz ArterisIP CHI incluye soporte para un acuerdo de consistencia de alto nivel, como SoC de alto rendimiento que utiliza Atomic y Cache Stashing.
2. Los controladores de interconexión coherente coherente de Ncore Cache (CCIX) amplían la consistencia de los sistemas en múltiples chips a través de los controladores PCI Express y CCIX y PHY IP en Synopsys® DesignWare®.
3. Para lograr sistemas avanzados para el mercado automotriz, la línea de productos Ncore 3 también incluye el paquete de resiliencia Ncore opcional. Ya que está disponible en hardware (1) Mecanismos de seguridad funcional que cumplen con la norma ISO 26262, y (2) Completar análisis de seguridad funcional y documentación para acelerar la certificación del cliente a través de ISO 26262. Sanechips Technology Co., Ltd. Vicepresidente Lee señaló que 'como Ncore caché coherencia de los usuarios, para ArterisIP nuevo producto Ncore 3 IP en la innovación tecnológica, estamos entusiasmados. Dijo, 'puede en el mismo SoC lograr simultáneamente el protocolo AMBA CHI y ACE, que en sistemas de alto rendimiento podrá usar más ampliamente la IP existente. Sanechips Technology Co., Ltd. es ZTE (ZTE) pertenece al semiconductor. Compañía.
Ncore 3 interconexiones de coherencia de caché IP son adecuadas para usar con "chips de supercomputadora", como supercomputadores necesarios para controladores de conducción autónomos y sistemas de asistencia de conducción avanzados (ADAS), aplicaciones de aprendizaje automático, procesamiento de servidor / centro de datos y redes Chip. Dado que Ncore es una arquitectura descentralizada altamente configurable, el equipo de diseño puede diseñar más fácilmente sistemas complejos para un mejor rendimiento en términos de potencia, rendimiento y requisitos de área.
"Los clientes quieren diseñar sistemas informáticos grandes y de alto rendimiento y sistemas de aprendizaje automático que cumplan con los requisitos de potencia y área de los sistemas integrados", dijo K. Charles Janac, presidente y director ejecutivo de Arteris. "Esto nos impulsa a desarrollar Ncore 3 Poder.
'NCORE 3.0 de interconexión basada en IP es la coherencia de caché nCore nuestra tecnología probada, la función de seguridad se logra mediante procesador de protocolo Brazo AMBA CHI, y por lo tanto todo el SoC puede ser más fácil cumplir con los requisitos de la norma ISO 26262 ASIL D, con En el sistema de conducción autónoma.
Javier Orensanz Desarrollo del Grupo de Soluciones Brazo gerente general, dijo: 'ArterisIP brazo de soporte del protocolo de coherencia de caché AMBA CHI, indicando ecosistema del brazo es rica, hay muchas opciones.' Él dijo, 'desarrollo de la tecnología AMBA en línea con los requisitos, como por ejemplo, NCORE 3 de interconexión, así como los acuerdos a largo plazo firmado ArterisIP brazo y por lo tanto se pueden utilizar CPU ArterisIP brazo y el sistema de modelo de ciclo de IP (modelo de ciclo), ambas partes continúan mostrando un apoyo constante a alto rendimiento del subsistema de caché del diseño, verificación y el rendimiento Optimización, que traerá beneficios a nuestros socios del ecosistema '.
"El DesignWare CCIX IP en 7nm FinFET Process Streams ofrece a los diseñadores una solución de bajo riesgo que funciona a la perfección con las interconexiones ArterisIP Ncore", dijo John Koeter, vicepresidente de marketing para el mercadeo IP de Synopsys. "Nuestro controlador CCIX y PHY IP se basan en la arquitectura PCI Express de Synopsys. Los chips de arquitectura Synopsys PCI Express han sido probados para su uso y se han utilizado en más de 1,500 diseños, con miles de millones de productos entregados a los usuarios , Por lo que nuestros clientes mutuos pueden integrar con confianza IP en sus SoCs.
El presidente de CCIX Alliance Gaurav Singh dijo: "CCIX ha traído una nueva interconexión en la aplicación emergente del centro de datos". Dijo: "Nos complace ver que para que nuestras compañías miembros aceleren la adopción de CCIX, ArterisIP El papel principal.
Andrea Bondavalli, profesor de informática en la Universidad de Florencia y director del Elastic Computing Laboratory, y consultor científico en ResilTech, una consultora de seguridad funcional líder, dijo: "SoC para la conducción autónoma es cada vez más complejo, A menudo necesitan admitir la coherencia del caché, la necesidad de integrar múltiples tipos de grupos de procesadores y aceleradores de hardware. "Dijo: 'Las interconexiones de coherencia de caché ArterisIP Ncore pueden usarse no solo para diseñar estos nuevos chips automotrices, sino también para hardware Para lograr el mecanismo de seguridad para aumentar la cobertura de todo el sistema de chip de diagnóstico de seguridad funcional. Por lo tanto, el equipo de diseño que utiliza la tecnología ArterisIP, será capaz de diseñar según ISO 26262 requisitos estándar ASIL D del complejo chip de sistema.
Paquete de resistencias Ncore 3 Cache Interconnct IP y Ncore disponibles a principios de noviembre de 2017 para su uso anticipado.