Ncore 3 est une interconnexion hétérogène cohérente sur puce embarquée. Grâce au Ncore 3, l'équipe de conception SoC peut utiliser le dernier protocole Arm® AMBA® CHI (CHI Issue B) ) Parmi le groupe de processeurs à intégrer ses principaux avantages comprennent:
1.Ncore 3 est unique en ce sens qu'il permet à la même puce utilisant AMBA CHI et ACE et autre accord différent du groupe de processeur et de l'accélérateur comme un nœud homogène entièrement cohérent (Fully Coherent) à fonctionner, de sorte que l'équipe de conception L'interface ArterisIP CHI inclut la prise en charge de l'accord de cohérence de haut niveau, tel que l'utilisation de SoC hautes performances, l'utilisation d'Atomic et de Cache Stashing.
2. Les contrôleurs CCIX (Continuous Coherent Interconnect for Accelerators) permettent d'étendre la cohérence des systèmes sur plusieurs puces via les contrôleurs PCI Express et CCIX et PHY IP sur Synopsys® DesignWare®.
3. Afin de réaliser des systèmes avancés pour le marché de l'automobile, la gamme de produits Ncore 3 comprend également le package optionnel Ncore Resilience, disponible en matériel (1) Mécanismes de sécurité fonctionnelle conformes à la norme ISO 26262 et (2) Analyse complète de la sécurité fonctionnelle et de la documentation pour accélérer la certification des clients grâce à ISO 26262. Sanechips Technology Co., Ltd Vice-président Lee a souligné que «Ncore cohérence des utilisateurs cache, pour ArterisIP nouveau produit Ncore 3 IP dans l'innovation technologique, nous sommes ravis. Il a dit, «peut dans le même SoC peut simultanément atteindre le protocole AMBA CHI et ACE, qui, dans les systèmes de haute performance sera en mesure d'utiliser plus largement l'IP existant.Canecis Technology Co., Ltd est ZTE (ZTE) appartient au semi-conducteur Société
Les interconnexions de cohérence de cache Ncore 3 IP sont bien adaptées aux «superordinateurs», tels que les supercalculateurs nécessaires pour les contrôleurs de conduite autonomes et les systèmes avancés d'assistance à la conduite (ADAS), les applications d'apprentissage automatique, le traitement serveur / centre de données Chip Comme Ncore est une architecture décentralisée hautement configurable, l'équipe de conception peut plus facilement concevoir des systèmes complexes pour de meilleures performances en termes de puissance, de performance et d'exigences de surface.
«Les clients veulent concevoir de grands systèmes informatiques performants et des systèmes d'apprentissage automatique qui doivent répondre aux exigences en matière de puissance et de surface des systèmes embarqués», a déclaré K. Charles Janac, président et chef de la direction d'Arteris. Puissance
L'IP d'interconnexion Ncore 3.0 repose sur notre technologie éprouvée de cohérence de cache Ncore et est fonctionnelle grâce au processeur de protocole Arm AMBA CHI. Ainsi, l'ensemble du SoC peut être plus facilement conforme à la norme ISO 26262 ASIL D, Dans le système de conduite autonome.
"ArterisIP soutient l'accord de cohérence du cache d'AMBA CHI d'Arm", a déclaré Javier Orensanz, directeur général d'Arm's Development Solutions Group. "L'écosystème de Arm est riche et offre beaucoup d'options. ArterisIP peut utiliser le CPU d'Arm et le modèle de cycle IP du système (modèle de cycle), que les deux parties continuent à prendre en charge la conception, la vérification et la performance du sous-système de cohérence de cache hautes performances Optimisation, qui apportera des avantages à nos partenaires de l'écosystème.
«L'IP de DesignWare CCIX à 7nm FinFET Process Streams fournit aux concepteurs une solution à faible risque qui fonctionne parfaitement avec les interconnexions ArterisIP Ncore», a déclaré John Koeter, vice-président du marketing pour le marketing IP de Synopsys. «Notre contrôleur CCIX et l'IP PHY sont basés sur l'architecture PCI Express de Synopsys Les puces d'architecture PCI Express de Synopsys ont fait leurs preuves et ont été utilisées dans plus de 1 500 conceptions, avec des milliards de produits livrés aux utilisateurs Ainsi, nos clients mutuels peuvent intégrer en toute confiance l'IP dans leurs SoC.
Le président de CCIX Alliance, Gaurav Singh, a déclaré: «CCIX a apporté une nouvelle interconnexion dans l'application émergente du datacenter.» Il a déclaré: «Nous sommes ravis de voir que pour que nos sociétés membres accélèrent l'adoption de CCIX, ArterisIP Le rôle principal.
Andrea Bondavalli, professeur d'informatique à l'Université de Florence et directeur du Elastic Computing Laboratory, et consultant scientifique chez ResilTech, un cabinet de conseil en sécurité fonctionnelle de premier plan, a déclaré: «Le système de conduite autonome devient de plus en plus complexe, Il est souvent nécessaire de prendre en charge la cohérence du cache, la nécessité d'intégrer plusieurs types de groupes de processeurs et d'accélérateurs matériels. »Les interconnexions de cohérence du cache ArterisIP Ncore peuvent être utilisées non seulement pour concevoir ces nouvelles puces du système automobile, Pour atteindre le mécanisme de sécurité pour augmenter la couverture du diagnostic de sécurité fonctionnelle de la puce du système entier.Par conséquent, l'équipe de conception utilisant la technologie ArterisIP, sera en mesure de concevoir selon les exigences de la norme ISO 26262 ASIL D de la puce du système complexe.
Ncore 3 Cache Cohérence Interconnct Interconnct IP et Ncore Resilience Package disponible début novembre 2017 pour une utilisation précoce.