Conjunto de micro-red de lanzamiento del circuito integrado WeChat número público: "todos los días IC", las principales noticias instantáneamente lanzado, todos los días IC, todos los días conjunto de micro-red, parcela convertido en una prensa larga!
1. China Banking Regulatory Commission investigación, Taiwán Huirong negó chip para abrir la puerta trasera;
Con el fin de protegerse contra posibles riesgos, los reguladores financieros de China recientemente han comenzado a solucionar una variedad de modelos, con un enfoque en chips de empresas taiwanesas.
Medios integrados informó el 3 de octubre de China Comisión Reguladora Bancaria (CBRC) será en un futuro próximo para verificar la producción, el desarrollo, las pruebas y otros entornos, ya sea para utilizar SSD disco duro de estado sólido.
Que también señaló específicamente que el principal proveedor de Taiwán SMI Hui Rong Tecnología SM2246EN, SM2256, SM2258 tres modelos de productos.
Huiyong Technology emitió una declaración ayer para aclarar los medios de comunicación continental reciente ", las agencias reguladoras financieras de China para revisar Taiwán Huirong estado sólido disco duro chip maestro" y "estado sólido disco duro backdoor vulnerabilidad riesgo" son noticias falsas, y para garantizar que sus productos El riesgo de ser abierto.
Huidong Tecnología dijo que la empresa diseñó y fabricó chip de control SSD (chip maestro), es para el consumo y el uso industrial de los productos de disco duro de estado sólido diseñados para funcionar como un host host para leer y escribir instrucciones, la aplicación de datos flash Del almacenamiento y la lectura, no hay función externa independiente, su función y disco duro tradicional no es diferente, no hay "rumores" mencionado el riesgo.
Hui Rong también reiteró que el diseño de productos de la compañía y el control de calidad relacionados están en línea con el continente, incluidos los requisitos del mercado de ventas pertinentes, así como las normas internacionales.
2. Este año X86 CPU CPU de la arquitectura de hasta el 96% del servidor;
Establecer micro noticias de la red, de acuerdo con DRAMeXchange Consulting Semiconductor Centro de Investigación (DRAMeXchange) encuesta, con el procesador del servidor, procesadores de arquitectura x86 representaron alrededor del 96% del mercado de servidores en general, donde los envíos representaron el 99% de Intel, AMD es de sólo 1 la cuota de mercado%, por otra parte, las soluciones de servidor arquitectura ARMv8, su arquitectura se limita al tipo de producto y la situación en la mayoría de los productos que requieren personalizado, los envíos de procesadores de servidores en 2017 sólo representaron el 1% de la prevista la proporción.
DRAMeXchange analista Liu Jiahao señaló que a partir de la arquitectura del servidor para analizar, la normalización de la arquitectura X86 para mejorar completamente el costo de fabricación de servidores, sin embargo, X86 CPU uso efectivo núcleo sólo puede mantener alrededor de la mitad del nivel del agua, no puede ser totalmente eficaz, Sintonización de software relacionados con el servidor, la utilización efectiva puede ser aumentado a cerca de Qi Cheng a Bacheng, pero el centro de datos de alta computación es todavía bajo. Para cumplir con la utilización de las unidades de computación, los principales fabricantes de servidores y proveedores de CPU a través de Diseño de producto para compensar las diferencias menores, especialmente en el diseño de hardware debe ser estrechamente emparejado, incluyendo aplicaciones FPGA incrustado y a través de la unidad de aceleración GPU de la integración de streaming y servidor.
Para las aplicaciones del servidor principal, el campamento X86 tiene una mejor planificación de los productos y el apoyo, y para los productos menos competitivos campamento ARM, SoC (sistema en chip) solución está obligado a bloquear a un usuario específico, la competencia determinará las ventajas y desventajas del sistema Integración en 2018, Intel llevó la solución X86 seguirá siendo la corriente principal del mercado de servidores, mantendrá más del 90% de cuota de mercado.
NVIDIA sentarse apretado servidor GPU líder, la cuota de mercado de casi Qi Cheng
Con el rendimiento de computación de servidor de gama alta más y más atención, la asistencia de GPU para convertirse en una solución importante para optimizar la unidad de procesamiento, el principal centro de datos en la parte delantera del servidor para hacer frente a múltiples tareas, la GPU contiene miles de núcleos más pequeños y más eficientes , En comparación con la CPU puede ser más eficiente operación de aceleración en paralelo.
Según las estadísticas DRAMeXchange, a partir de la primera mitad de 2017, las ventas de servidores en todo el mundo están siendo la corriente principal discreta GPU NVIDIA y AMD-exclusiva, que la cuota de mercado de NVIDIA se acerca Qi Cheng, en la GPU de gama alta del servidor, NVIDIA sigue siendo la corriente principal de las soluciones PASCAL , La principal base de clientes a gran escala centro de datos de la red (Internet Data Center) basado.
De cara al 2018, con la evolución de la computación de alta densidad, DRAMeXchange espera, (la computación de propósito general en la unidad de procesamiento gráfico) GPGPU en el uso del servidor HPC aumentará del 3-5%.
3. Otellini murió, el único en 49 no tenía el CEO de fondo de ingeniería a Intel récord récord de alta
Hora local el 2 de octubre, el ex CEO de Intel Paul Otellini (Paul Otellini) murió en su sueño a la edad de 66 años de edad.
Otellini nació en 1950. Nació, estudió y trabajó en la ciudad de San Francisco desde que recibió su MBA de la Universidad de California en Berkeley en 1974, se convirtió en miembro de Intel y trabajó durante 40 años aquí. El año fue retirado oficialmente.
En 2005, Otellini fue nombrado como el quinto CEO de Intel, hasta ahora, es la única historia de 49 años de Intel no tenía un fondo profesional de ingenieros CEO.
Como gerente con una licenciatura en economía y MBA de origen, Otellini durante el CEO, había Intel de una empresa de tecnología única, transformado en un negocio más cercano al mercado.
En 2005, Otellini ganó la orden y la cooperación de Apple, con el chip Intel con Intel .2006, él personalmente fue a la plataforma de Apple WWDC.
Él cree que los productos de Intel como plataforma son más valiosos que un chip de ventas separado, y ha combinado procesadores, chipsets Intel y tarjetas inalámbricas Intel en Centrino, lo que ha fortalecido sólidamente el dominio de Intel en el campo de los ordenadores portátiles.
El desempeño financiero de Intel fue destacado en los ocho años de Otellon como CEO de Intel, y si no fuera por la burbuja del mercado de 2000, el ingreso neto de O'Donnell de $ 66 mil millones para la compañía durante su mandato excedería al CEO anterior Para que la compañía gane $ 68 mil millones en ganancia neta.
En 2012, los ingresos de Intel $ 11 mil millones excedieron los $ 9.5 mil millones de ingresos generados por Qualcomm, Texas Instruments, Broadcom, Nvidia y Marvel, y la pérdida de la antigua AMD fue de $ 1 mil millones.
Sin embargo, Otellini en el CEO saliente después de la entrada, también admitió que su carrera lo más lamentable, es decir, cuando Apple llegó a la puerta, no siguió la intuición para el chip de producción del iPhone.
Y luego en el intento de entrar en el mercado de chips de dispositivos móviles, Intel ha frustrado en repetidas ocasiones. "Fortune" las estadísticas muestran que en 2013 a 2014, Intel perdió $ 7 mil millones en el campo móvil.
Aunque la carrera de Otellini tiene una gloria y remordimiento, pero los que han trabajado con él en su impresión es muy buena.
Otellini era inteligente, enérgico y cauteloso, y en mi opinión, Andy Grove era un buen manager, y Otellini era un líder, y se parecía más a David Packard.
"Dijo Bill Davidow, un ex ejecutivo de marketing de Intel que trabajó en la década de 1970 con Otellini.
Y su sucesor, ahora director ejecutivo de Intel, Brian Krzanich, también dijo que Otellini siempre ha sido Intel "ingenieros en el océano, decidido a proceder de la demanda de los clientes para el sound.He nos enseñó que sólo el cliente en primer lugar, Victoria ".
Además, Otellon también sirvió como director independiente del consejo de administración de Alphabet. Cuando el CEO de Google, Sundar Pichai, se enteró de que Ou Delin murió después de las noticias, pero también emitió un mensaje en el memorial de Twitter:
Tenemos la suerte de contar con él para proporcionar liderazgo y orientación a la junta directiva. No podemos imaginar que no nos ayudó.
4. La arquitectura a nivel de sistema / latencia de interrupción afecta el rendimiento del procesador no puede ser ignorado
En el mercado general del microcontrolador, los datos de la medida del funcionamiento se utilizan a menudo para medir el funcionamiento de los varios microcontroladores La tabla 1 enumera el procesador de Cortex-M en la puesta en práctica de una variedad de funcionamiento comúnmente utilizado del programa de la medida.
Dhrystone Una cosa a tener en cuenta es que no hay una función incorporada en el código de programa compilado y no hay compilación de archivos múltiples (datos de puntuación oficial) Sin embargo, muchos microcontroladores publicados datos Dhrystone está totalmente optimizado.
Sin embargo, los resultados del programa de medición de rendimiento pueden no ser capaces de predecir con precisión el rendimiento en aplicaciones del mundo real, por ejemplo, los efectos de las interfaces de E / S de ciclo único y el uso de SIMD en aplicaciones de DSP para acelerar o en el Cortex- M4 / M7 utilizando FPU, el efecto de estos métodos no aparecerá en los datos de medición.
Nivel de rendimiento del procesador La arquitectura a nivel de sistema tiene un impacto significativo
En general, Cortex-M3 y Cortex-M4 proporcionan un alto rendimiento de procesamiento de datos, ya que tiene una función de instrucción más rica, arquitectura de bus Harvard, buffer de escritura (operaciones de escritura de un ciclo), adivina la captura Objetivo de la rama.
El Cortex-M33 también utiliza una arquitectura de bus Harvard con un conjunto completo de conjuntos de instrucciones, pero a diferencia de la Cortex-M3 y Cortex-M4, el procesador Cortex-M33 tiene una rediseñada, de alta eficiencia pipeline que soporta limitada de doble instrucción de envío (Dos instrucciones se pueden ejecutar en el mismo ciclo de frecuencia)
El procesador Cortex-M7 proporciona un rendimiento más alto porque tiene una tubería de dos terminales de dos vías y soporta la predicción de ramas, y también contribuye a un mayor rendimiento a nivel de sistema porque, además de proporcionar instrucción y almacenamiento en caché de datos, Con la memoria fuertemente acoplada, incluso si la memoria principal es demasiado lento (como la soldadura en el tablero de la memoria flash), sino también para evitar el rendimiento se arrastra hacia abajo.
Sin embargo, hay algunos trabajos intensivos de E / S que se pueden usar más rápido en el procesador Cortex-M0 + debido a sus tuberías más cortas (que pueden manejar ramas en dos ciclos), E / S de ciclo único La interfaz, así como los factores de componentes, como el diseño a nivel de sistema y la velocidad de memoria, afectarán el rendimiento del sistema.
En la mayoría de los casos, su propio código es el mejor programa de medición de rendimiento.Un procesador en CoreMark medido puntajes más altos que otros procesadores, ejecutar sus propios procedimientos no necesariamente jugar dos En la implementación de operaciones intensivas de E / S en la aplicación, la arquitectura a nivel de sistema tendrá un gran impacto en el rendimiento, el nivel real y los componentes están directamente relacionados.
Sistema de memoria de estado de espera cero acorta la latencia de interrupción
Otro nivel de rendimiento es la interrupción del retardo.La medida general de la norma es desde la solicitud de interrupción para determinar, hasta la rutina de servicio de interrupción para implementar la primera instrucción hasta el momento, el número de ciclos entre los dos puntos es el retardo de interrupción. Interrupción de varios contextos, estas situaciones tienen cero sistema de memoria de estado de espera.
En la práctica, el estado de espera de memoria latencia de interrupción real se verá afectada por el sistema. Por ejemplo, muchos frecuencia de funcionamiento que el microcontrolador 100 MHz, pero con una memoria flash lento (como 30 a 50 MHz). A pesar de que el flash de acceso disponibles la aceleración de hardware para mejorar el rendimiento, pero la latencia de interrupción se verá afectada por la memoria flash de estado de espera. por lo tanto, espera cero sistema de memoria de estado del procesador Cortex-M0 / M0 +, la latencia de interrupción es probable que provenga de la Cortex M3 sistema / M4 / M7 Corto.
Al evaluar el rendimiento, no se olvide de considerar el controlador de interrupciones (Interrupt Handler) .Algunos arquitectura de procesador de 8 o 16 bits, aunque la latencia de interrupción es muy baja, pero tomó más de unas cuantas veces el ciclo de frecuencia para hacer frente Solicitud de interrupción, el resultado global no es sólo interrumpir el tiempo de respuesta es mucho más lento, incluso el ancho de banda de manejo de interrupción será relativamente baja.
Aunque el procesador Cortex-M está cargado con un gran número de funciones, pero son fáciles de usar.Por ejemplo, casi todas las funciones se pueden utilizar como C de programación de lenguaje de alto nivel.Aunque las secciones equipadas con procesador Cortex-M Los productos son muy diferentes entre sí (como equipado con diferentes capacidades de memoria, periféricos, rendimiento, especificaciones de embalaje, etc), pero debido a la coherencia de la arquitectura, por lo que una vez que la experiencia de utilizar uno de los procesadores, el futuro uso de la nueva Cortex -M procesador es muy fácil de empezar.
Para facilitar el desarrollo de software y mejorar la reutilización y portabilidad de software, ARM desarrolla CMSIS-CORE, donde CMSIS representa el estándar de interfaz de software del microcontrolador Cortex, mientras que CMSIS-CORE proporciona una capa de abstracción de hardware estandarizada HAL), para que los usuarios pueden utilizar toda la API para acceder al procesador como la gestión de interrupciones y funciones de control.CMSIS-CORE, además de los diversos microcontroladores se han integrado para proporcionar biblioteca de controladores de componentes, también obtuvo un número de compilador Soporte de paquetes.
Además de CMSIS-CORE, CMSIS también incluye una biblioteca de software DSP (CMSIS-DSP) que no sólo proporciona una variedad de bibliotecas DSP, sino que también está optimizada para procesadores Cortex-M4 y Cortex-M7 y soporta otros procesadores Cortex -M procesador.CMSIS-CORE y CMSIS-DSP son libres de usar, a la página web de GitHub (CMSIS 4 y CMSIS 5) descarga, sino también el acceso a una serie de fabricantes de herramientas de apoyo.
Arquitectura de procesador de 32 bits de alta disponibilidad de API de CMSIS favorecida
Para la mayoría de los microcontroladores, la selección de microcontroladores se basa en gran medida en el costo y la disponibilidad, pero muchos usuarios de desarrolladores de chips seleccionarán el procesador adecuado para el siguiente producto de chip, por lo que el enfoque debería ser En el propio procesador.
Obviamente, el rendimiento, el tamaño de los chips, el consumo de energía y el coste son los factores más críticos en tales situaciones, y muchos otros factores deben tenerse en cuenta, por ejemplo, si está desarrollando un producto de red, Teniendo en cuenta el procesador con la unidad de protección de memoria y extensión de confianza TrustZone (MPU), puede utilizar TrustZone para proteger funciones de seguridad críticas, realizar determinados trabajos en situaciones no prioritarias y utilizar MPU para proteger el espacio de memoria.
Por otro lado, si necesita probar el producto de alguna manera, la función de rastreo de instrucciones generada por el ETM en Cortex-M23, Cortex-M33, Cortex-M3, Cortex-M4 y Cortex-M7 está cubierta por el código del programa La prueba de velocidad será útil.
Cruzar al otro extremo del espectro de diseño de chips, si el sensor está trabajando para diseñar un pequeño, autogeneración de uso de energía, el procesador Cortex-M23 y Cortex-M0 + procesador sería la mejor opción, ya que no sólo son extremadamente compacto, también tiene consejos Del diseño de la optimización de la energía.
Uno de los principales beneficios del uso del procesador ARM Cortex-M es el amplio soporte de muchos proveedores, herramientas, middleware, etc. Más de 15 microcontroladores están ofreciendo actualmente microcontroladores ARM para procesadores ARM Cortex-M Productos, más de 10 kit de desarrollo de apoyo procesador Cortex-M, más de 40 vendedores de sistemas operativos para apoyar el sistema operativo para apoyar a la Cortex-M. Lineup sistema industrial tan fuerte para traer una variedad de opciones, para que la aplicación puede bloquearse con el bloqueo La mejor combinación de componentes, herramientas y middleware.
Un lado es el rendimiento / función, el otro lado es el tamaño del componente de silicio y la energía, la industria en estos dos polos contradictorios siempre tienen que tomar un equilibrio adecuado entre.Por lo tanto, ARM para diferentes niveles de función de conjunto de instrucciones, Sistema y función de depuración, proceder con el desarrollo de una amplia variedad de procesador Cortex-M.
El procesador Cortex-M también es muy fácil de usar, aunque hay muchas diferencias, pero la consistencia arquitectónica más la API estandarizada incluida en CMSIS-CORE hace que el software sea más portátil y reutilizable. M rápidamente se convirtió en la arquitectura de procesador de 32 bits más popular para el mercado de microcontroladores.