세트 마이크로 네트워크 발사 통합 회로 WeChat 공개 번호 : '매일 IC를', 주요 뉴스를 즉시 발표, 매일 IC, 매일 마이크로 네트워크를 설정, 음모가 긴 언론이 될 Laoyaoic 복사 weChat 공개 번호 검색은주의를 추가합니다.
1. 중국 은행 규제위원회 조사, 대만 Huirong은 백도어를 열기 위해 칩을 거부했다.
발생할 수있는 위험을 방지하기 위해 중국의 금융 감독 당국은 최근 대만 기업의 칩을 중심으로 다양한 모델의 문제를 해결하기 시작했습니다.
통합 미디어는 10 월 3 일 중국 은행 규제위원회 (CBRC)가 SSD 솔리드 스테이트 하드 드라이브를 사용할지 여부를 결정하기 위해 가까운 시일 내에 생산, 개발, 테스트 및 기타 환경을 검증 할 예정입니다.
또한 구체적으로 대만의 주요 칩 공급 업체 SMI Hui Rong Technology SM2246EN, SM2256, SM2258 세 가지 모델을 지적했습니다.
Huiyong 기술은 어제 중국 본토의 매체를 명확히하기 위해 성명을 발표, "대만의 Huirong 솔리드 스테이트 하드 드라이브 마스터 칩을 검토하는 중국의 금융 감독 기관"과 "고체 하드 디스크 백도어 취약성 위험"은 거짓 뉴스이며, 그들의 제품 열릴 위험이 있습니다.
Huidong 기술은 회사가 SSD 제어 칩 (마스터 칩)을 설계 및 제조했으며, 소비자 및 산업 분야의 솔리드 스테이트 하드 드라이브 제품을 호스트 호스트로 사용하여 지침을 읽고 쓰고 플래시 데이터를 구현하도록 설계 및 제조했다고 전했다 스토리지 및 읽기, 거기에 독립적 인 외부 기능, 그 기능과 전통적인 하드 드라이브가 전혀 다르다, 아니 "소문"위험을 언급했다.
Hui Rong은 또한 회사의 제품 디자인 및 관련 품질 관리가 관련 판매 시장 요구 사항 및 국제 표준을 포함하여 본토와 일치한다고 재차 강조했습니다.
2. 올해 X86 아키텍처의 CPU 점유율은 서버의 최대 96 %입니다.
DRAMeXchange 설문 조사에 따르면 X86 아키텍처 프로세서는 전체 서버 시장의 약 96 %를 차지하며 DRAM 출하량은 99 %, AMD는 약 1 %에 불과하다. 시장 점유율의 %, 다른 한편으로는, ARMv8 아키텍처 서버 솔루션, 자사의 아키텍처는 제품 유형에 의해 제한됩니다 대부분의 제품은 2017 년 서버 프로세서 출하량의 경우에만 사용자 정의 할 필요가 약 1 % 비율.
DRAMeXchange의 분석가 Liu Jiahao는 서버 아키텍처에서 X86 아키텍처 표준화를 통해 서버 제조 비용을 완전히 향상시킬 수 있다고 지적했지만 X86 CPU 코어의 효과적인 활용도는 수위의 약 절반 만 유지할 수 있습니다. 서버 관련 소프트웨어 튜닝, 효과적인 활용은 Bacheng에 대해 Qi Cheng까지 증가 할 수 있지만 고도로 컴퓨팅 데이터 센터는 여전히 낮습니다. 컴퓨팅 유닛의 활용도를 충족하기 위해 주요 서버 제조업체 및 CPU 공급 업체는 사소한 차이점을 보완하기위한 제품 설계, 특히 FPGA 임베디드 애플리케이션과 스트리밍 및 서버 통합의 GPU 가속화 유닛을 포함한 하드웨어 설계가 밀접하게 조화되어야합니다.
주류 서버 응용 프로그램의 경우, X86 캠프는 더 나은 제품 계획 및 지원을 제공하며 경쟁력이 떨어지는 제품 인 ARM 캠프, SoC (시스템 온 칩) 솔루션은 특정 사용자를 잠글 수밖에 없으며 경쟁은 시스템의 장단점을 결정합니다 통합 2018 년, 인텔은 X86 솔루션을 이끌 서버 시장의 주류, 90 % 이상의 시장 점유율을 유지합니다.
NVIDIA는 단단한 서버 GPU 리더, 거의 Qi Cheng의 시장 점유율을 앉아
하이 엔드 서버 컴퓨팅 성능에 점점 더 많은 관심이 집중되면서 GPU 지원은 프로세싱 유닛을 최적화하는 중요한 솔루션이되고 서버 앞의 주요 데이터 센터는 여러 작업을 처리하기 위해 GPU에 수천 개의 작고 효율적인 코어가 포함되어 있습니다 , CPU에 비해 병렬 가속 작업을보다 효율적으로 수행 할 수 있습니다.
DRAMeXchange 통계에 따르면, 2017 년 상반기에 이산 GPU 출하량은 여전히 NVIDIA 및 AMD 독점으로 NVIDIA 시장의 거의 70 %를 차지하고 있으며, 고급 서버 GPU 인 NVIDIA의 PASCAL은 여전히 주류 솔루션입니다 , 대규모 네트워크 데이터 센터 (인터넷 데이터 센터) 기반의 주요 고객 기반.
Outlook 2018, 고밀도 컴퓨팅, DRAMeXchange의 진화와 함께, HPC 서버 사용에서 GPGPU (처리 장치의 범용 컴퓨팅)가 3 %에서 5 %로 증가합니다.
3. 오텔리니가 사망했다. 49 명 중 유일하게 인텔의 최고 매출액에 대한 CEO의 엔지니어링 배경이 없었다.
인텔의 전 CEO 인 폴 오텔리니 (Paul Otellini)는 10 월 2 일 현지 시간으로 66 세의 나이로 잠을 잤다.
오텔리니 (Otellini)는 1950 년생으로 샌프란시스코에서 태어나 공부하고 일했으며, 1974 년 캘리포니아 대학교 버클리에서 MBA를 취득한 후 인텔에 합류하여 40 년을 근무했습니다. 그 해는 공식적으로 은퇴했다.
2005 년 Otellini는 Intel의 다섯 번째 CEO로 임명되었습니다. 지금까지 그는 Intel의 유일한 49 년 역사에 엔지니어 CEO의 전문적인 배경이 없었습니다.
CEO 인 오텔리니 (Otellini)는 경제학 및 MBA 과정에서 학사 학위를 소지 한 관리자로서 기술 전용 회사에서 인텔을 확보하여 시장 비즈니스에 더욱 근접하게되었습니다.
2005 년에 오텔리니 (Otellini)는 인텔의 칩인 인텔 (Intel)과 함께 주문과 애플의 협력을 얻었고, 그는 자신이 개인적으로 애플 WWDC 플랫폼에 갔다.
그는 플랫폼으로서의 인텔 제품이 별도의 판매 칩보다 더 가치 있다고 생각하며 프로세서, Intel 칩셋 및 Intel 무선 카드를 Centrino에 결합하여 휴대용 컴퓨터 분야에서 Intel의 우위를 견고하게 강화했습니다.
Intel의 재무 실적은 Otellon의 8 년 인텔 CEO로서 탁월했으며, 2000 년 시장 거품이 아니라면 CEO 인 O'Donnell의 660 억 달러 순이익은 이전 CEO를 능가 할 것입니다. 회사가 순이익 680 억 달러를 벌었습니다.
2012 년 인텔의 110 억 달러 매출은 Qualcomm, Texas Instruments, Broadcom, Nvidia 및 Marvel에 의해 생성 된 95 억 달러 매출을 초과했으며 오래된 AMD의 손실은 10 억 달러였습니다.
그러나 오텔리니 (Ottellini)는 CEO 직을 맡았고 애플이 문을 열 때 가장 유감스럽게도 아이폰 생산 칩에 대한 직관을 따르지 않았다.
포춘 (Fortune)의 통계에 따르면 2013 년에서 2014 년까지 인텔은 모바일 분야에서 70 억 달러를 잃었습니다.
오텔리니의 경력은 영광과 후회를 가지고 있지만 그의 인상에 그와 함께 일한 사람들은 아주 좋습니다.
Otellini는 똑똑하고 정력적이며 신중했습니다. Andy Grove는 훌륭한 매니저 였고 Otellini는 리더 였고 David Packard와 더 비슷했습니다.
"1970 년대 Otellini와 함께 일한 전 인텔 마케팅 임원 인 Bill Davidow는 말했습니다.
또한 그의 후계자 인 Intel CEO 인 Brian Krzanich는 Otellini가 항상 고객의 소리 요구에 부응하기 위해 인텔의 "엔지니어 인 바다에 있었다"고 말했습니다. 그는 고객 만이 먼저 우리에게 승리. "
또한 Otellon은 Alphabet 이사회의 독립 이사로도 활동했습니다. Google CEO Sundar Pichai가 Ou Delin이 소식을 듣고 사망 한 사실을 알게되었을뿐만 아니라 Twitter 기념관에서 메시지를 전했습니다.
우리는 그가 이사회에 리더십과 지침을 제공하게 해 주어서 다행합니다. 우리가 그가 우리를 도왔다 고 상상할 수는 없습니다.
4. 시스템 수준 아키텍처 / 인터럽트 지연은 프로세서의 성능에 영향을 미치지 않습니다 무시할 수 없습니다
일반적인 마이크로 컨트롤러 시장에서 성능 측정 데이터는 종종 다양한 마이크로 컨트롤러의 성능을 측정하는 데 사용됩니다. 표 1은 일반적으로 사용되는 다양한 측정 프로그램 성능의 구현에서 Cortex-M 프로세서를 나열합니다.
Dhrystone 컴파일 된 프로그램 코드에는 내장 함수가없고 다중 파일 컴파일 (공식 점수 데이터)이 없습니다. 그러나 Dhrystone 데이터를 게시 한 많은 마이크로 컨트롤러는 완벽하게 최적화되어 있습니다.
그러나 성능 측정 프로그램의 결과는 단일 사이클 I / O 인터페이스의 효과 및 가속화 할 DSP 응용 프로그램에서의 SIMD 사용과 같은 실제 응용 프로그램의 성능을 정확하게 예측할 수 없거나 Cortex- FPU를 사용하는 M4 / M7의 경우 이러한 방법의 효과는 측정 데이터에 나타나지 않습니다.
프로세서 성능 수준 시스템 수준 아키텍처는 중요한 영향을 미칩니다.
일반적으로 Cortex-M3 및 Cortex-M4는 풍부한 명령어 세트 기능, Harvard 버스 아키텍처, 쓰기 버퍼 (단일 사이클 쓰기 연산), 캡처를 추측하기 때문에 높은 데이터 처리 성능을 제공합니다 지점 대상.
Cortex-M33은 또한 Harvard 버스 아키텍처와 완전한 명령어 세트를 사용하지만 Cortex-M3 및 Cortex-M4와 달리 제한된 이중 명령어 전송을 지원하는 재 설계된 고효율 파이프 라인을 갖추고 있습니다 (2 개의 명령은 동일한 주파수 사이클에서 실행될 수 있음)
Cortex-M7 프로세서는 6 단계 트윈 엔드 파이프 라인을 가지며 분기 예측을 지원하기 때문에 더 높은 성능을 제공하며 명령 및 데이터 캐싱을 제공하는 것 외에도 더 높은 시스템 수준 성능에 기여합니다. 단단히 결합 된 메모리를 사용하는 경우에도 주 메모리가 너무 느리거나 (플래시 메모리의 보드에서 용접하는 것처럼) 성능이 저하되는 경우도 있습니다.
그러나 Cortex-M0 + 프로세서에서 더 빠르게 사용할 수있는 I / O 집약적 인 작업이 몇 가지 있는데, 그 이유는 짧은 파이프 라인 (두 사이클의 분기를 처리 할 수 있음), 단일 사이클 I / O 시스템 수준 설계 및 메모리 속도와 같은 구성 요소뿐 아니라 인터페이스는 시스템 성능에 영향을 미칩니다.
대부분의 경우 자신의 코드가 최고의 성능 측정 프로그램입니다 CoreMark의 프로세서가 다른 프로세서보다 높은 점수를 얻었습니다. 응용 프로그램에서 I / O 집약적 인 작업을 구현할 때 시스템 수준 아키텍처는 성능에 큰 영향을 미치며 실제 수준과 구성 요소는 직접 관련됩니다.
제로 대기 상태 메모리 시스템으로 인터럽트 대기 시간 단축
성능의 또 다른 수준은 지연의 중단이다. 표준의 일반적인 척도는 인터럽트 요청에서부터 지금까지 첫 번째 명령을 구현하는 인터럽트 서비스 루틴까지, 두 지점 사이의 사이클 수는 인터럽트 지연이다. 다양한 컨텍스트의 중단은 이러한 상황에서 대기 상태 메모리 시스템이 없습니다.
실제로, 실제 인터럽트 대기 시간은 메모리 시스템의 대기 상태에 영향을받습니다. 예를 들어, 많은 마이크로 컨트롤러는 100MHz 이상에서 작동하지만 플래시 속도가 느립니다 (예 : 30 ~ 50MHz). 성능을 향상시키기 위해 하드웨어를 가속화하지만 인터럽트 대기 시간은 여전히 플래시 메모리의 대기 상태에 영향을받습니다. 따라서 Cortex-M0 / M0 + 대기 상태 메모리 시스템을 사용하면 Cortex-M3 / M4 / M7 시스템보다 인터럽트 지연이 많을 수 있습니다 짧아.
성능을 평가할 때 인터럽트 처리기 (인터럽트 처리기)를 고려해야합니다. 일부 8 비트 또는 16 비트 프로세서 아키텍처는 인터럽트 대기 시간이 매우 짧지 만 처리해야 할 주파수 사이클이 몇 배 이상 걸립니다 인터럽트 요청은 전반적인 결과가 응답 시간을 방해하지 않을뿐만 아니라 인터럽트 처리 대역폭도 상대적으로 낮습니다.
Cortex-M 프로세서는 많은 수의 기능을 탑재하고 있지만 사용하기 쉽습니다. 예를 들어, 거의 모든 기능을 C 언어의 고급 언어 프로그래밍과 같이 사용할 수 있습니다. Cortex-M 프로세서가 장착 된 섹션 제품은 서로 다른 용량의 메모리, 주변 장치, 성능, 패키징 사양 등을 갖추고 있지만 아키텍처의 일관성으로 인해 한 번 프로세서 중 하나를 사용한 경험, 새로운 Cortex의 향후 사용 -M 프로세서는 시작하기 매우 쉽습니다.
소프트웨어 개발을보다 쉽게하고 소프트웨어의 재사용 성 및 이식성을 개선하기 위해 ARM은 CMSIS가 Cortex 마이크로 컨트롤러 소프트웨어 인터페이스 표준을 나타내는 CMSIS-CORE를 개발하고 CMSIS-CORE는 표준화 된 하드웨어 추상화 계층 HAL)을 지원하므로 사용자는 전체 API를 사용하여 인터럽트 관리 및 제어 기능과 같은 프로세서에 액세스 할 수 있습니다. CMSIS-CORE는 다양한 마이크로 컨트롤러 외에도 구성 요소 드라이버 라이브러리를 제공하기 위해 통합되었으며 컴파일러 패키지 지원.
CMSIS-CORE 외에도 CMSIS에는 다양한 DSP 라이브러리를 제공 할뿐만 아니라 Cortex-M4 및 Cortex-M7 프로세서에 최적화되어 있고 다른 Cortex를 지원하는 DSP 소프트웨어 라이브러리 (CMSIS-DSP)가 포함되어 있습니다 -M 프로세서 CMSIS-CORE 및 CMSIS-DSP는 GitHub 웹 사이트 (CMSIS 4 및 CMSIS 5) 다운로드뿐만 아니라 여러 도구 제조업체 지원에 액세스 할 수 있습니다.
CMSIS API 고 가용성 32 비트 프로세서 아키텍처가 선호 됨
대부분의 마이크로 컨트롤러는 마이크로 컨트롤러를 선택하는 것이 비용과 가용성에 크게 좌우되지만, 많은 칩 개발자들이 다음 칩 제품에 적합한 프로세서를 선택할 것이므로 포커스가 있어야한다. 프로세서 자체에.
분명히 성능, 칩 크기, 전력 소비 및 비용이 이러한 상황에서 가장 중요한 요소이며 네트워킹 제품을 개발하는 경우와 같이 다른 많은 요소도 고려해야합니다. TrustZone 보안 확장 및 메모리 보호 장치 (MPU)가있는 프로세서를 고려하면 TrustZone을 사용하여 중요한 보안 기능을 보호하고 우선 순위가 낮은 상황에서 특정 작업을 수행하며 MPU를 사용하여 메모리 공간을 보호 할 수 있습니다.
반면에 제품을 어떤 식 으로든 테스트해야하는 경우 Cortex-M23, Cortex-M33, Cortex-M3, Cortex-M4 및 Cortex-M7의 ETM에서 생성 된 명령어 추적 기능은 프로그램 코드 요금 테스트가 도움이 될 것입니다.
Cortex-M23 및 Cortex-M0 + 프로세서는 소형 센서를 설계하고 자체 생성 에너지를 사용하는 경우 최상의 선택입니다. 이는 매우 컴팩트 할뿐만 아니라 정교한 기술이기도합니다. 전력 최적화 설계.
ARM Cortex-M 프로세서 사용의 주요 이점 중 하나는 많은 공급 업체, 도구, 미들웨어 등을 광범위하게 지원한다는 것입니다. ARM Cortex-M 프로세서 용 ARM 마이크로 컨트롤러는 현재 15 개 이상의 마이크로 컨트롤러에서 제공되고 있습니다 제품, 10 개 이상의 개발 키트는 Cortex-M 프로세서를 지원하며, 40 개 이상의 운영 체제 공급 업체는 운영 체제를 실행할 수는 코어 텍스 M은 응용 프로그램이 함께 잠을 허용, 다양성과 선택의 라인업 너무 강해서 산업 시스템을 제공합니다 지원합니다. 구성 요소, 도구 및 미들웨어의 최상의 조합.
한 쪽의 성능 / 기능이고, 다른 쪽은 항상 적절한 균형을이 두 가지 상충되는 극 사이에 실리콘 부품 Chiduo 및 전력 산업입니다. 따라서, 기능 세트 ARM, 명령의 서로 다른 수준의 성능, 시스템 및 디버그 기능은 다양한 Cortex-M 프로세서 개발을 진행합니다.
Cortex-M 프로세서는 많은 차이점이 있지만 사용하기가 매우 쉽지만 CMSIS-CORE에 포함 된 표준화 된 API와 아키텍처 일관성으로 인해이 소프트웨어는 더 이식 가능하고 재사용 할 수 있습니다. M은 마이크로 컨트롤러 시장에서 가장 인기있는 32 비트 프로세서 아키텍처가되었습니다.