Définir le circuit intégré de démarrage du micro-réseau Le numéro public de WeChat: «chaque jour IC», les nouvelles majeures diffusées instantanément, chaque jour IC, chaque jour, configurez le micro-réseau, l'intrigue devient une longue pression! Copie Laoyaoic Recherche de numéro public WeChat pour ajouter de l'attention.
1. China Banking Regulatory Commission enquête, Taiwan Huirong a refusé la puce pour ouvrir la porte arrière;
Afin de se prémunir contre les risques possibles, les régulateurs financiers de la Chine ont récemment commencé à dépanner une variété de modèles, en mettant l'accent sur les chips des entreprises taiwanaises.
Les médias intégrés rapportés le 3 octobre, China Banking Regulatory Commission (CBRC) seront dans un proche avenir pour vérifier la production, le développement, les tests et d'autres environnements, que ce soit pour utiliser SSD Solid State Hard Drive.
Ce qui a également souligné que le principal fournisseur de puce de Taiwan SMI Hui Rong Technology SM2246EN, SM2256, SM2258, trois modèles de produits.
Huiyong Technology a publié hier une déclaration pour clarifier les récents médias de la Chine continentale, "les agences de réglementation financière de la Chine pour examiner Taiwan Huirong solid state state drive master chip" et "solid state backdoor en cas de risque de vulnérabilité" sont de fausses nouvelles et pour s'assurer que leurs produits Le risque d'ouverture.
Huidong Technology a déclaré que la société a conçu et fabriqué une puce de contrôle SSD (puce principale), est destinée à l'utilisation industrielle et de consommation de produits de disque dur à l'état solide conçus pour fonctionner comme hôte hôte pour lire et écrire des instructions, la mise en œuvre de données flash Du stockage et de la lecture, il n'existe pas de fonction externe indépendante, sa fonction et son disque dur traditionnel ne sont pas différents, aucune «rumeur» n'a mentionné le risque.
Hui Rong a également réaffirmé que la conception des produits de l'entreprise et le contrôle de qualité qui s'y rattache sont conformes au continent, y compris les exigences pertinentes du marché des ventes, ainsi que les normes internationales.
2. Cette année X86 architecture part de CPU jusqu'à 96% du serveur;
Selon le sondage DRAMeXchange, le processeur d'architecture X86 représente environ 96% du marché total des serveurs, les envois de Intel représentant 99% et AMD seulement environ 1%, selon l'enquête DRAMeXchange. % De la part de marché, d'autre part, les solutions de serveur d'architecture ARMv8, son architecture est limitée par le type de produit et la plupart des produits ont besoin de personnaliser le cas, en 2017 dans les expéditions du processeur de serveur estimé que seulement environ 1% Proportion.
L'analyste de DRAMeXchange, Liu Jiahao, a souligné que, de l'architecture du serveur à analyser, la standardisation de l'architecture X86 pour améliorer complètement le coût de la fabrication du serveur, cependant, l'utilisation efficace du noyau CPU X86 ne peut que maintenir environ la moitié du niveau de l'eau, ne peut pas être entièrement efficace. Le réglage du logiciel lié au serveur, l'utilisation efficace peut être augmentée à propos de Qi Cheng à Bacheng, mais le centre de données hautement informatif est encore faible. Pour répondre à l'utilisation des unités informatiques, les principaux fabricants de serveurs et les fournisseurs de CPU sont à travers La conception du produit pour compenser les différences mineures, en particulier dans la conception matérielle, doit être étroitement associée, y compris les applications intégrées FPGA et à travers l'unité d'accélération GPU de l'intégration de flux et de serveur.
Pour les applications serveur grand public, le camp X86 a une meilleure planification et support de produits, et pour les produits moins compétitifs, le système ARM, la solution SoC (système sur puce) est destinée à verrouiller un utilisateur spécifique, la concurrence déterminera les avantages et les inconvénients du système Intégration en 2018, Intel a soutenu que la solution X86 restera le marché principal du serveur, maintiendra plus de 90% de parts de marché.
NVIDIA se démarque du serveur GPU du serveur, la part de marché de Qi Cheng
Avec l'efficacité du serveur informatique haut de gamme de plus en plus d'attention, l'assistance GPU pour devenir une solution importante pour optimiser l'unité de traitement, le principal centre de données à l'avant du serveur pour gérer plusieurs tâches, le GPU contient des milliers de noyaux plus petits et plus efficaces , Comparé à la CPU peut être une opération d'accélération parallèle plus efficace.
Selon les statistiques de DRAMeXchange, au premier semestre de 2017 jusqu'à ce que la première moitié des expéditions de GPU discrets discrets du serveur mondial soit encore NVIDIA et AMD exclusive, qui représentaient près de 70% du marché de NVIDIA; GPU de serveur haut de gamme, PASCAL de NVIDIA est toujours la solution principale , La principale base de clientèle du centre de données réseau à grande échelle (Internet Data Center).
Outlook 2018, avec l'évolution de l'informatique haute densité, DRAMeXchange attendu, GPGPU (calcul général sur l'unité de traitement) dans l'utilisation de HPC Server sera augmenté de 3% à 5%.
3. Otellini est décédé, le seul en 49 n'a pas eu le poste de chef d'état-major de l'ingénierie au niveau record des revenus d'Intel
Heure locale le 2 octobre, l'ancien PDG d'Intel, Paul Otellini (Paul Otellini) est mort dans son sommeil à l'âge de 66 ans.
Ou Dening est né en 1950, la naissance, l'école et le travail. Depuis 1974, il a obtenu un MBA de l'Université de Californie à Berkeley, il est devenu membre d'Intel dans la ville de San Francisco, et a travaillé ici pendant 40 ans, 2013 L'année a été officiellement retirée.
En 2005, Otellini a été nommé cinquième PDG d'Intel, jusqu'à présent, il est le seul 49 ans d'histoire d'Intel n'avait pas de formation professionnelle.
En tant que gérant titulaire d'un baccalauréat en économie et d'origine MBA, Otellini au cours de la CEO, avait Intel d'une entreprise technologique, transformée en une entreprise plus proche du marché.
En 2005, Otellini a remporté la commande et la coopération d'Apple, avec la puce Intel avec Intel .2006, lui-même est personnellement allé à la plate-forme Apple WWDC.
Il croit que les produits Intel en tant que plate-forme sont plus précieux qu'une puce de vente distincte, et il a combiné les processeurs, les chipsets Intel et les cartes sans fil Intel dans Centrino, ce qui a renforcé solidement la dominance d'Intel dans le domaine des ordinateurs portables.
La performance financière d'Intel a été exceptionnelle dans les huit années d'Otellon en tant que CEO d'Intel et, sinon pour la bulle du marché de 2000, le revenu net de O'Donnell de 66 milliards de dollars pour la société au cours de son mandat dépasserait le PDG précédent Pour que l'entreprise gagne un bénéfice net de 68 milliards de dollars.
En 2012, le chiffre d'affaires de 11 milliards de dollars d'Intel a dépassé le chiffre d'affaires de 9,5 milliards de dollars généré par Qualcomm, Texas Instruments, Broadcom, Nvidia et Marvel, et la perte de la vieille AMD était de 1 milliard de dollars.
Cependant, Otellini dans le PDG sortant après le poste, a également reconnu que sa carrière était la plus regrettable, c'est-à-dire lorsque Apple est venu à la porte, n'a pas suivi l'intuition pour la puce de production iPhone.
Et puis, dans la tentative d'entrer sur le marché des puce de périphérique mobile, Intel a à plusieurs reprises frustré. Les statistiques "Fortune" montrent qu'en 2013 à 2014, Intel a perdu 7 milliards de dollars dans le domaine mobile.
Bien que la carrière d'Otellini ait une gloire et un remords, mais ceux qui ont travaillé avec lui sur son impression sont très bien.
Otellini était intelligent, énergique et prudent, et à mon avis, Andy Grove était un bon manager, et Otellini était un leader, et il était plus comme David Packard.
"A déclaré Bill Davidow, un ancien responsable du marketing d'Intel qui a travaillé dans les années 1970 avec Otellini.
Et son successeur, maintenant, le PDG d'Intel, Brian Krzanich, a également déclaré qu'Otellini a toujours été Intel "ingénieurs dans l'océan, déterminé à partir de la demande des clients pour le son. Il nous a appris que seul le client d'abord, nous allons obtenir Victoire. "
En outre, Otellon a également été administrateur indépendant du conseil d'administration d'Alphabet. Lorsque le PDG de Google, Sundar Pichai, a appris que Ou Delin est mort après les nouvelles, mais a également publié un message sur le mémorial Twitter:
Nous avons la chance de lui donner un leadership et des conseils pour le conseil d'administration. Nous ne pouvons pas imaginer qu'il ne nous a pas aidés.
4. L'architecture au niveau du système / la latence d'interruption affectent les performances du processeur ne peuvent être ignorées
Dans le marché général des microcontrôleurs, les données de mesure du rendement sont souvent utilisées pour mesurer la performance des différents microcontrôleurs. Le tableau 1 énumère le processeur Cortex-M dans la mise en œuvre d'une variété de performances du programme de mesure couramment utilisées.
Dhrystone Une chose à noter est qu'il n'y a pas de fonction intégrée dans le code de programme compilé et pas de compilation multi-fichiers (données de pointage officielles). Cependant, de nombreux microcontrôleurs ont publié des données Dhrystone entièrement optimisées.
Cependant, les résultats du programme de mesure du rendement peuvent ne pas être en mesure de prédire avec précision les performances dans les applications du monde réel, par exemple les effets des interfaces d'E / S à cycle unique et l'utilisation de SIMD dans les applications DSP pour accélérer ou dans le Cortex- M4 / M7 utilisant FPU, l'effet de ces méthodes n'apparaîtra pas dans les données de mesure.
Niveau de performance du processeur L'architecture au niveau du système a un impact significatif
En général, Cortex-M3 et Cortex-M4 fournissent des performances de traitement de données élevées, car il possède une fonction d'ensemble d'instructions plus riche, une architecture de bus Harvard, un tampon d'écriture (opérations d'écriture à cycle unique), devine la capture Axe de la branche.
Le Cortex-M33 utilise également une architecture de bus Harvard avec un ensemble complet d'ensembles d'instructions, mais contrairement au Cortex-M3 et au Cortex-M4, le processeur Cortex-M33 dispose d'un pipeline redessiné et à haute efficacité qui prend en charge l'envoi limité à double instruction (Deux instructions peuvent être exécutées dans le même cycle de fréquence)
Le processeur Cortex-M7 offre des performances supérieures car il dispose d'un pipeline à deux extrémités à deux extrémités et prend en charge la prédiction de branche, et il contribue également à des performances supérieures au niveau du système car, en plus de fournir des instructions et la mise en cache de données, Avec une mémoire étroitement couplée, même si la mémoire principale est trop lente (comme le soudage sur la carte de la mémoire flash), mais aussi pour éviter que les performances ne soient traînées.
Cependant, certains travaux intensifs d'E / S peuvent être utilisés plus rapidement sur le processeur Cortex-M0 + en raison de ses pipelines plus courts (qui peuvent gérer les branches en deux cycles), des E / S à cycle unique L'interface, ainsi que les facteurs de composants, tels que la conception du système et la vitesse de la mémoire, affecteront les performances du système.
Dans la plupart des cas, votre propre code est le meilleur programme de mesure de performance. Un processeur dans CoreMark a mesuré des scores plus élevés que les autres processeurs, l'exécution de leurs propres procédures ne fonctionne pas nécessairement deux Dans la mise en œuvre des opérations intensives d'E / S dans l'application, l'architecture au niveau du système aura un grand impact sur les performances, le niveau réel et les composants sont directement liés.
Le système de mémoire d'état d'attente zéro raccourcit la latence d'interruption
Un autre niveau de performance est l'interruption du délai. La mesure générale de la norme provient de la demande d'interruption pour déterminer, jusqu'à la routine de service d'interruption pour mettre en œuvre la première instruction jusqu'à présent, le nombre de cycles entre les deux points est le délai d'interruption. Interruption de différents contextes, ces situations ont un système de mémoire d'état d'attente nul.
En pratique, la latence d'interruption réelle est affectée par l'état d'attente du système de mémoire. Par exemple, de nombreux microcontrôleurs fonctionnent à plus de 100 MHz, mais avec des vitesses de flash plus lentes (comme 30 à 50 MHz). L'accélération du matériel pour améliorer les performances, mais la latence d'interruption est encore affectée par l'état d'attente de la mémoire flash. Par conséquent, l'utilisation du système de mémoire d'état d'attente zéro Cortex-M0 / M0 +, le délai d'interruption est susceptible d'être supérieur au système Cortex-M3 / M4 / M7 Court.
Lors de l'évaluation de la performance, n'oubliez pas de prendre en considération le gestionnaire d'interruption (Interrupt Handler). Une architecture de processeur de 8 bits ou 16 bits, bien que la latence d'interruption soit très faible, mais il a fallu plus que quelques fois le cycle de fréquence à traiter La demande d'interruption, le résultat global n'est pas seulement d'interrompre le temps de réponse est beaucoup plus lent, même la bande passante de traitement des interruptions sera relativement faible.
Bien que le processeur Cortex-M soit chargé avec un grand nombre de fonctions, mais ils sont faciles à utiliser. Par exemple, presque toutes les fonctions peuvent être utilisées en tant que C de telle programmation de langage de haut niveau. Bien que les sections soient équipées du processeur Cortex-M Les produits sont très différents l'un de l'autre (comme équipé de différentes capacités mémoire, périphériques, performances, spécifications d'emballage, etc.), mais en raison de la cohérence de l'architecture, une fois l'expérience de l'utilisation d'un des processeurs, l'utilisation future du nouveau Cortex Le processeur -M est très facile à démarrer.
Pour faciliter le développement de logiciels et pour améliorer la réutilisation et la portabilité des logiciels, ARM développe CMSIS-CORE, où CMSIS représente la norme de l'interface du logiciel du microcontrôleur Cortex, tandis que CMSIS-CORE fournit une couche d'abstraction matérielle standardisée HAL), afin que les utilisateurs puissent utiliser l'API entière pour accéder au processeur comme des fonctions de gestion et de contrôle des interruptions. CMSIS-CORE en plus des différents microcontrôleurs ont été intégrés pour fournir une bibliothèque de pilotes de composants, a également obtenu un certain nombre de compilateurs Support de package.
En plus de CMSIS-CORE, CMSIS comprend également une bibliothèque de logiciels DSP (CMSIS-DSP) qui fournit non seulement une variété de bibliothèques DSP, mais aussi optimisée pour les processeurs Cortex-M4 et Cortex-M7 et prend en charge d'autres Cortex -M processeur. CMSIS-CORE et CMSIS-DSP sont gratuits à utiliser, au site Web GitHub (CMSIS 4 et CMSIS 5), mais aussi à un certain nombre de supports d'outils.
Architecture CMSIS API High Availability 32 bits en processeur privilégiée
Pour la plupart des microcontrôleurs, la sélection des microcontrôleurs dépend en grande partie du coût et de la disponibilité, mais de nombreux utilisateurs de développeurs de puce choisissent le bon processeur pour le prochain produit à puce. Sur le processeur lui-même.
De toute évidence, les performances, la taille des puce, la consommation d'énergie et les coûts sont les facteurs les plus critiques dans de telles situations, et de nombreux autres facteurs doivent être pris en compte, par exemple, si vous développez un produit en réseau, Compte tenu du processeur avec unité de protection et de protection de mémoire (MPU) TrustZone, vous pouvez utiliser TrustZone pour protéger les fonctions de sécurité critiques, effectuer certains travaux dans des situations non prioritaires et utiliser un MPU pour protéger l'espace mémoire.
D'autre part, si vous devez tester le produit d'une manière ou d'une autre, la fonction de trace d'instructions générée par l'ETM sur les circuits Cortex-M23, Cortex-M33, Cortex-M3, Cortex-M4 et Cortex-M7 est couverte par le code de programme Le test de taux sera utile.
Les processeurs Cortex-M23 et Cortex-M0 + sont le meilleur choix si vous concevez un petit capteur et que vous utilisez une énergie autogénatrice, car ils ne sont pas seulement extrêmement compacts, mais aussi sophistiqués De la conception d'optimisation de puissance.
L'un des principaux avantages de l'utilisation du processeur ARM Cortex-M est le support large de nombreux fournisseurs, outils, middleware, etc. Plus de 15 microcontrôleurs proposent actuellement des microcontrôleurs ARM pour les processeurs ARM Cortex-M Produits: plus de 10 kit de développement prend en charge le processeur Cortex-M, plus de 40 fournisseurs de systèmes d'exploitation supportant le système d'exploitation pour supporter le système industriel Cortex-M. Si formidable pour apporter une variété d'options, afin que l'application puisse être verrouillée avec le verrouillage La meilleure combinaison de composants, d'outils et de middleware.
Un côté est la performance / fonction, l'autre côté est la taille et la puissance du composant de silicium, l'industrie dans ces deux pôles contradictoires doit toujours prendre un équilibre approprié entre. Par conséquent, ARM pour différents niveaux d'instruction, Système et fonction de débogage, procédez au développement d'une grande variété de processeurs Cortex-M.
Le processeur Cortex-M est également très facile à utiliser, bien qu'il existe de nombreuses différences, mais la cohérence architecturale plus l'API standardisée dans CMSIS-CORE rend le logiciel plus portable et réutilisable. M est rapidement devenu l'architecture de processeur 32 bits la plus populaire pour le marché des microcontrôleurs.