Au cours des prochaines années, les fournisseurs de services créeront des réseaux 5G en déployant de petits réseaux cellulaires, des réseaux cellulaires ultra-petits, DAS, μ-BTS et backhaul, en augmentant la couverture du réseau extérieur et la capacité à améliorer la réception du signal intérieur, Et le réseau 4G / LTE existant se complètent. Avec le transfert progressif des opérateurs sur l'utilisation du réseau Ethernet eCPRI basé sur Ethernet pour augmenter l'unité de bande de base et la tête de radio distante entre la capacité de connexion directe, ils ont commencé à déployer un réseau hétérogène au bord du réseau (HetNet), tandis que les coûts, l'alimentation et les limitations de taille deviennent un défi spécial pour les concepteurs de matériel de périphériques HetNet. La famille Si538x simplifie grandement l'horloge des appareils HetNet en combinant des horloges 4G / LTE et Ethernet dans un seul IC Génération, offrant une solution innovante avec une réduction de 55% de la consommation d'énergie par rapport aux solutions concurrentes et une réduction de 70% dans la zone de bord.
"Le déploiement de l'appareil HetNet et eCPRI ouvre la voie à 5G", a déclaré James Wilson, directeur principal du marketing pour les produits de l'horloge de Silicon Labs. En sélectionnant l'horloge sans fil Si538x de Silicon Labs, les concepteurs de systèmes sans fil peuvent combiner des réseaux de petites cellules, DAS, μ-BTS et autres Le coût, la puissance et la complexité de la conception. Silicon Labs L'horloge Si538x basée sur DSPLL est la première IC d'horloge de l'industrie pour combiner des horloges 4G / LTE à faible phase et des horloges Ethernet à faible jitter. Aux clients sans fil utilisant notre technologie pour optimiser les conceptions de HetNet pour accélérer le déploiement de réseaux 4.5G.
L'horloge Si538x est optimisée pour fournir des horloges de référence pour les appareils HetNet. Les petits réseaux cellulaires et les périphériques DAS sont des stations de base «intégrées» qui nécessitent des horloges de référence pour les émetteurs-récepteurs 4G / LTE, le traitement du bandeau de base et la connectivité Ethernet / Wi-Fi Si5386 Clock Low Phase Noise DSPLL remplace les circuits intégrés d'horloge discrets, VCXO et les dispositifs de filtrage en boucle avec un design unique à puce unique. En outre, l'horloge Si5386 intègre cinq synthétiseurs fractionnés MultiSynth pour fournir des horloges de référence Ethernet et bas-bande très facilement Cette architecture moderne PLL + MultiSynth est conçue pour fournir une fiabilité supérieure par rapport aux solutions reposant sur plusieurs PLL et oscillateurs discrets.
L'unité de bande de base a une exigence d'horloge complexe et nécessite plusieurs domaines d'horloge indépendants, y compris un domaine d'horloge pour CPRI vers une connexion de tête radio à distance, un domaine d'horloge pour un réseau Ethernet eCPRI basé sur Ethernet (y compris eCPRI) et une horloge locale pour le traitement de bande de base local L'horloge Si5381 / 82 intègre un DSPLL à haute vitesse et basse phase pour supporter des fréquences sans fil 3GHz et utilise plusieurs DSPLL à fréquence arbitraire flexible pour fournir des horloges Ethernet et universelles. Avec le Si5386, Les périphériques Si5381 / 82 ne nécessitent pas de VCXO ou d'oscillateurs externes. Tous les périphériques PLL sont intégrés dans la puce et sont disponibles dans un paquet de 64-LGA de 9 mm x 9 mm. En outre, l'horloge Si538x supporte une commutation transparente, ce qui permet aux concepteurs de systèmes Peut facilement basculer entre différentes entrées d'horloge et minimiser les transitoires de phase de sortie pour s'assurer que le PLL en aval reste bloqué. Comme les autres produits d'horloge de Silicon Labs, les appareils Si538x peuvent être configurés à l'aide du logiciel flexible ClockBuilder Pro de Silicon Labs et Personnaliser.