Los dispositivos complejos, como conmutadores Ethernet, tejidos de conmutación de alta velocidad, procesadores de red, SoCs de servidor y FPGA, integran el procesamiento de la ruta de datos, la funcionalidad de la CPU y múltiples serial / deserializer (SerDes) en un único IC. Estos dispositivos requieren una variedad de combinaciones de relojes de referencia: 10/25 / 100G SerDes con requisitos de jitter estrictos, por lo general necesitan tener<300fs rms最大抖动性能的时钟. CPU锁相环具有较低的抖动要求, 但经常使用扩频时钟来最小化电磁干扰 (EMI) . 与使用石英振荡器, 缓冲器和固定频率时钟发生器的传统时钟解决方案不同, Si5332时钟在单芯片器件中产生所有SerDes, 处理器和系统时钟, 同时提供显著的抖动余量, 使系统开发人员能够有把握地简化时钟树.
"El centro de datos de ultra-alta velocidad está migrando rápidamente de Ethernet 10G a 25G, 50G y 100G con el fin de acelerar la transmisión de datos y mejorar la eficiencia de la red", dijo James Wilson, director senior de marketing de los productos de reloj de Silicon Labs. A través de la selección del chip de reloj de frecuencia arbitraria Si5332 de Silicon Labs, los diseñadores de sistemas pueden optimizar su diseño de árbol de reloj sin afectar el rendimiento del reloj.
La familia de productos Si5332 ofrece un reloj de referencia especialmente optimizado para las interconexiones seriales de alta velocidad en los centros de datos de nueva generación.La nueva familia admite PCI Express, un estándar estándar a largo plazo para conectar microprocesadores, redes, almacenamiento y memoria. Recientemente introducido PCI Express 4.0 (versión 0.9) para admitir velocidades de datos de 16GT / s La familia Si5332 es totalmente compatible con el estándar PCI Express 4.0 y proporciona 60% de margen de fluctuación de fase para la especificación PCIe Gen 4.
Otro consorcio de la industria, incluyendo CCIX, Gen-Z, NVLink y OpenCAPI, se están desarrollando para soportar hasta alternativas de interconexión en serie de tipos 25GT / s. Además de requerir un reloj de baja fluctuación exterior, algunas de las cuales solución también requiere reloj propagación referencia espectro. serie Si5332 soluciones multi-funcionales soporta doble vía difusión independiente. habilitar espectro ensanchado reloj sobre la base de cada salida, que hace que el dispositivo capaz de soportar un solo reloj difusión y difusión de reloj de modo de no mixto. en conjunto, estos Feature hace que la familia Si5332 sea la mejor solución para los relojes de referencia de interconexión serial de alta velocidad.
El generador de reloj Si5332 está diseñado para simplificar el diseño del árbol de reloj y no afecta el rendimiento o el consumo de energía. La nueva familia incorpora dos sintetizadores de reloj fraccional MultiSynth y cinco divisores independientes de número entero, eliminando la necesidad de relojes de frecuencia fija y osciladores Para producir relojes El reloj Si5332 tiene un rendimiento de fluctuación de 230 ms, proporcionando 2-5 veces mejor que la solución competitiva con un bajo rendimiento de fluctuación de fase, al mismo tiempo que proporciona requisitos de reloj SerDes de 10/25/100 G. El reloj Si5332 integra un gran número de reguladores de potencia on- La solución se requiere típicamente para los reguladores bajos costosos de la salida (LDO), y la serie de Si5332 basada en la arquitectura de MultiSynth también se optimiza para la eficacia de la energía por el 50-60% menos que el competidor.
Cada salida de reloj Si5332 se puede configurar como formato de reloj LVCMOS LVPECL, LVDS, o HCSL, y el nivel de soporte 1.8V-3.3V, esta tensión sin formato o convertidores separada y diseño de la interfaz simplifica la FPGA, ASIC, y el SoC. Además del control de I2C, el reloj también es compatible con pasador de control definido por el usuario, no hay interfaz serie que se puede utilizar para configurar rápidamente cada dispositivo. Silicon Labs y otros productos, como el reloj, reloj Si5332 puede utilizar un software ClockBuilder flexibles Pro configuración y personalización.